論文の概要: Scalable Transpilation for Overcoming Restricted Connectivity in Distributed Superconducting Quantum Architectures
- arxiv url: http://arxiv.org/abs/2611.07175v1
- Date: Wed, 04 Nov 2026 21:59:29 GMT
- ステータス: 翻訳完了
- システム内更新日: 2026-11-06 21:50:50.460486
- Title: Scalable Transpilation for Overcoming Restricted Connectivity in Distributed Superconducting Quantum Architectures
- Title（参考訳）: 分散超伝導量子アーキテクチャにおける制限接続性克服のためのスケーラブルなトランスパイレーション
- Abstract要約: 本稿では,分散超伝導量子アーキテクチャの限定接続に適したスケーラブルなトランスパイレーション手法を提案する。
48-qubit (3 QPUs $times$ 16 qubits) アーキテクチャで、全コア間接続を実現するため、平均集約コストを最大24.72%削減する。
- 参考スコア（独自算出の注目度）: 0.644309473383413
- License: http://arxiv.org/licenses/nonexclusive-distrib/1.0/
- Abstract: Distributed Quantum Computing (DQC) offers a promising pathway to scale superconducting quantum hardware, but restricted inter- and intra-module connectivity creates a major transpilation bottleneck. Current DQC transpilation methods often assume idealized hardware connectivity, ignore subsequent intra-module routing, or suffer from substantial computational overheads that limit their applicability at scale. To address this, we introduce a scalable transpilation method tailored for the restricted connectivity of distributed superconducting quantum architectures. Specifically, our quantum interaction graph (QIG) approach couples a graph-partitioning mapping step with a fast SABRE-inspired routing heuristic. On a 48-qubit (3 QPUs $\times$ 16 qubits) architecture with all-to-all inter-core connectivity, our method reduces average aggregated costs by up to 24.72% (unstructured) and 24.01% (structured), while delivering >250$\times$ speed-ups for structured workloads compared to the state-of-the-art DMapS algorithm. On the 399-qubit (3$\times$133) IBM Flamingo, where DMapS times out on dense circuits, our approach maintains practical runtimes. Against a DQC-adapted SABRE baseline, it reduces structured circuit routing costs by up to 51.94% (all-to-all inter-core topology) and 51.96% (restricted line topology). Ultimately, this work delivers a practical transpilation method for DQC at scale.
- Abstract（参考訳）: 分散量子コンピューティング(DQC)は超伝導量子ハードウェアをスケールするための有望な経路を提供するが、モジュール間およびモジュール間接続の制限は、大きなトランスパイルボトルネックを生み出す。
現在のDQCトランスパイレーション手法は、理想化されたハードウェア接続を前提としたり、その後のモジュール内ルーティングを無視したり、大規模に適用性を制限する計算オーバーヘッドに悩まされることが多い。
これを解決するために、分散超伝導量子アーキテクチャの制限接続に適したスケーラブルなトランスパイレーション手法を提案する。
具体的には、量子相互作用グラフ(QIG)アプローチは、グラフ分割マッピングステップと、高速なSABREにインスパイアされたルーティングヒューリスティックを結合する。
48キュービット (3 QPUs $\times$ 16 qubits) のアーキテクチャ上では,従来のDMapSアルゴリズムと比較して,平均集約コストを24.72% (非構造化) と24.01% (構造化) に削減し,250$\times$ の高速化を実現した。
399キュービット (3$\times$133) IBM Flamingoでは、DMapSが高密度回路をタイムアウトする。
DQCに適応したSABREベースラインに対して、構造化回路のルーティングコストを51.94%(全コア間トポロジー)と51.96%(制限線トポロジー)に削減する。
最終的に、この研究は、大規模にDQCの実用的なトランスパイル方法を提供する。
関連論文リスト
- Reconfigurable Bus-based Quantum Router for Modular Superconducting Processors [8.652107820635075]
バスベースの再構成可能な量子ルータは、モジュラー超伝導プロセッサのための並列制御Z$(CZ)ゲートを可能にする。
このルータはSWAPの中央値を最大34%、CZのネイティブ値を最大20%削減する。
論文 参考訳（メタデータ） (2026-09-24T00:58:51Z) - HetRoute Heterogeneous and Cost-aware Collaborative Routing Framework for Distributed Edge MoE Inference [47.0879800334801]
HetRouteは、分散エッジMoE推論のための異種コスト対応協調ルーティングフレームワークである。
HetRouteは平均推論遅延を59.0%、P99レイテンシを58.0%まで削減する。
論文 参考訳（メタデータ） (2026-08-01T10:30:01Z) - Architecture-aware Unitary Synthesis [1.8352113484137627]
本稿では,超伝導量子ハードウェア上での一般ユニタリゲート合成のためのアーキテクチャを意識した新しいトランスパイレーション手法を提案する。
提案手法は, 最適化ブロックZXZ分解と密に統合されている。
我々は,20kbitのIQM Garnetと156kbitのIBM Marrakesh上で,TKet,Qiskit,Pennylaneに対してベンチマークを行った。
論文 参考訳（メタデータ） (2026-04-26T16:01:45Z) - Chipmunq: A Fault-Tolerant Compiler for Chiplet Quantum Architectures [40.10865338207471]
我々は,フォールトトレラント回路をモジュールアーキテクチャにマッピングし,ルーティングするためのハードウェア対応コンパイラChipmunqを紹介する。
Chipmunqは、最先端のツールに比べてコンパイル時間の13.5倍のスピードアップを実現している。
論文 参考訳（メタデータ） (2026-03-17T11:20:37Z) - A Scalable Distributed Quantum Optimization Framework via Factor Graph Paradigm [46.08923284345648]
分散量子最適化のための構造認識フレームワークを提案する。
検索スペースが$N$の場合、我々のフレームワークはプロセッサやセパレータに依存した要素に対して$O(sqrtN)$クエリ複雑性を達成する。
構造を考慮した分解は、量子ネットワーク上でのスケーラブルな分散量子最適化に実践的な道をもたらすことを示す。
論文 参考訳（メタデータ） (2026-03-08T15:15:52Z) - Resource Analysis of Low-Overhead Transversal Architectures for Reconfigurable Atom Arrays [38.6948808036416]
本稿では,大規模フォールトトレラント量子アルゴリズムのレイアウトと資源推定をサポートする低オーバヘッドアーキテクチャを提案する。
2048ビットのRSAファクタリングは5.6日で19万キュービットで実行でき、QECサイクルは1ミリ秒である。
論文 参考訳（メタデータ） (2025-05-21T18:00:18Z) - Modular Compilation for Quantum Chiplet Architectures [0.8169527563677724]
チップレットベースの量子デバイスの複雑さは、そのサイズの増加と相まって、量子コンパイルにおける差し迫ったスケーラビリティの課題を示している。
チップレットベースの量子システムに最適化された階層型並列化コンパイルパイプラインSEQCを提案する。
論文 参考訳（メタデータ） (2025-01-14T22:41:29Z) - Route-Forcing: Scalable Quantum Circuit Mapping for Scalable Quantum Computing Architectures [41.39072840772559]
Route-Forcingは量子回路マッピングアルゴリズムで、平均スピードアップが3.7Times$であることを示している。
本稿では、最先端のスケーラブルな手法と比較して平均3.7倍の高速化を示す量子回路マッピングアルゴリズムを提案する。
論文 参考訳（メタデータ） (2024-07-24T14:21:41Z) - Context-Aware Coupler Reconfiguration for Tunable Coupler-Based Superconducting Quantum Computers [0.0]
既存の緩和手法では、ハードウェアカプラやソフトウェアベースのゲートスケジューリングといったトレードオフがある。
私たちのイノベーションであるCA-CORE(Context-Aware Coupler Reconfiguration)コンパイルメソッドは、アプリケーション固有の設計原則に準拠しています。
論文 参考訳（メタデータ） (2024-01-08T11:15:55Z) - Time-Sliced Quantum Circuit Partitioning for Modular Architectures [67.85032071273537]
現在の量子コンピュータの設計はスケールしない。
小さなプロトタイプを超えてスケールするために、量子アーキテクチャーは、密に連結された量子ビットとクラスタ間のスパーサ接続のクラスタによるモジュラーアプローチを採用する可能性が高い。
このクラスタリングと静的に知られた量子プログラムの制御フローを利用して、量子回路を一度に一度にモジュラ物理マシンにマップするトラクタブルパーティショニングを生成する。
論文 参考訳（メタデータ） (2020-05-25T17:58:44Z)
関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。
指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。