論文の概要: Architecture-aware Unitary Synthesis

• arxiv url: http://arxiv.org/abs/2604.23777v2
• Date: Tue, 28 Apr 2026 17:11:36 GMT
• ステータス: 翻訳完了
• システム内更新日: 2026-04-29 14:06:43.835099
• Title: Architecture-aware Unitary Synthesis
• Title（参考訳）: アーキテクチャを意識したユニタリ合成
• Authors: Frans Perkkola, Arianne Meijer-van de Griend, Jukka K. Nurminen,
• Abstract要約: 本稿では,超伝導量子ハードウェア上での一般ユニタリゲート合成のためのアーキテクチャを意識した新しいトランスパイレーション手法を提案する。 提案手法は, 最適化ブロックZXZ分解と密に統合されている。 我々は,20kbitのIQM Garnetと156kbitのIBM Marrakesh上で,TKet,Qiskit,Pennylaneに対してベンチマークを行った。
• 参考スコア（独自算出の注目度）: 1.8352113484137627
• License: http://creativecommons.org/licenses/by/4.0/
• Abstract: We present a novel architecture-aware transpilation method for exact general unitary gate synthesis on superconducting quantum hardware. Our approach is tightly integrated with the optimized block-ZXZ decomposition, exploiting its recursive structure to make hardware-aware decisions at each level of the recursion rather than treating transpilation as an independent post-processing step. The method introduces three key techniques: a greedy qubit mapping strategy that minimizes pairwise distances between physical qubits, an adaptive Gray code selection combined with qubit swapping that optimizes the construction of uniformly controlled Rz gates for the target topology, and a heuristic for reducing CNOT gates by exploiting the structure of long-range CNOT ladders. We benchmark our method against TKet, Qiskit, and Pennylane on the 20-qubit IQM Garnet (square lattice) and the 156-qubit IBM Marrakesh (heavy-hex) architectures with qubit counts ranging from 3 to 11. Our method achieves CNOT count reductions of up to 36 percent on the IQM Garnet and up to 34 percent on the IBM Marrakesh compared to the best competing transpiler, while simultaneously achieving transpilation speedups of up to 553x. Furthermore, our method is the only one capable of transpiling circuits beyond 10 qubits within a 30-minute time limit across both architectures.
• Abstract（参考訳）: 本稿では,超伝導量子ハードウェア上での汎用ゲート合成のためのアーキテクチャを意識した新しいトランスパイレーション手法を提案する。 提案手法は最適化されたブロック-ZXZ分解と密に統合されており,再帰処理を独立した後処理ステップとして扱うのではなく,再帰処理の各レベルでハードウェア・アウェアな決定を行うために再帰的構造を利用する。 本手法では,物理キュービット間のペア距離を最小化するグリーディキュービットマッピング戦略,ターゲットトポロジに対する一様に制御されたRzゲートの構築を最適化するキュービットスワッピングと,長距離CNOTはしごの構造を利用してCNOTゲートを削減するヒューリスティックという3つの重要な手法を導入する。 我々は,TKet,Qiskit,Pennylaneに対して,20kbitのIQM Garnet(平方格子)と156kbitのIBM Marrakesh(ヘビーヘックス)アーキテクチャを3から11の範囲でベンチマークした。 提案手法は,最大36%のCNOTカウントをIQM Garnetで,最大34%のIBM Marrakeshで,最大553倍の高速化を実現した。 さらに,本手法は両アーキテクチャ間の30分間の時間制限で10量子ビットを超える回路をトランスパイルできる唯一の方法である。

関連論文リスト

• Provably Optimal Quantum Circuits with Mixed-Integer Programming [0.0]
  量子回路コンパイルのための奥行き対応最適化フレームワークを提案する。 対象ユニタリの正確な合成のために、線形大域的同値性を持つ混合整数線形プログラム(MILP)を定式化する。 正確なMILPを超越したスケーリングを実現するために,本研究では,主に時間とともに回転し,アクティブキュービットをカプセル化し,キュービット当たりのクロージャを強制する,新しい圧延回路最適化(RHO)を提案する。
  論文  参考訳（メタデータ） (2025-10-01T08:25:43Z)
• Fast correlated decoding of transversal logical algorithms [67.01652927671279]
  大規模計算には量子エラー補正(QEC)が必要であるが、かなりのリソースオーバーヘッドが発生する。 近年の進歩により、論理ゲートからなるアルゴリズムにおいて論理キュービットを共同で復号化することにより、症候群抽出ラウンドの数を削減できることが示されている。 ここでは、回路を介して伝播する関連する論理演算子製品を直接復号することで、回路の復号化の問題を修正する。
  論文  参考訳（メタデータ） (2025-05-19T18:00:00Z)
• Performance Characterization of a Multi-Module Quantum Processor with Static Inter-Chip Couplers [63.42120407991982]
  フリップチップボンディングのような3次元統合技術は、大規模超伝導量子プロセッサを実現するための鍵となる前提条件である。 1つのキャリアチップと4つのキュービットモジュールからなるマルチチップモジュールの設計を提案する。 2つのキュービットを測定し,平均3レベル状態割当誤差を200 nsで9倍10～3ドルとした。 ランダム化ベンチマークから抽出した7×10〜3$の誤差で100 nsの制御Z2量子ゲートを実演する。
  論文  参考訳（メタデータ） (2025-03-16T18:32:44Z)
• Ion-Trap Chip Architecture Optimized for Implementation of Quantum Error-Correcting Code [5.89889361990138]
  ゲートと非トランジショナル操作の両方を効率的に実行するための新しいイオントラップ最適化アーキテクチャを提案する。 非横断ゲートとシンドローム抽出の領域を区別することにより、チップレイアウトはイオン遮断を最小化し、物理実装を単純化する。
  論文  参考訳（メタデータ） (2025-01-25T12:49:07Z)
• Optimizing quantum gates towards the scale of logical qubits [78.55133994211627]
  量子ゲート理論の基本的な前提は、量子ゲートはフォールトトレランスの誤差閾値を超えることなく、大きなプロセッサにスケールできるということである。 ここでは、このような問題を克服できる戦略について報告する。 我々は、68個の周波数可変ビットの周波数軌跡をコレオグラフィーして、超伝導エラー中に単一量子ビットを実行することを示した。
  論文  参考訳（メタデータ） (2023-08-04T13:39:46Z)
• Tackling the Qubit Mapping Problem with Permutation-Aware Synthesis [9.885057869188087]
  本稿では,新しい階層型量子ビットマッピングとルーティングアルゴリズムを提案する。 第2段階の置換認識合成(PAS)では、各ブロックを最適化し、分離して合成する。 第3段階では、置換対応マッピング(PAM)アルゴリズムが第2段階の情報に基づいてブロックをターゲットデバイスにマッピングする。
  論文  参考訳（メタデータ） (2023-05-04T15:39:54Z)
• Direct pulse-level compilation of arbitrary quantum logic gates on superconducting qutrits [36.30869856057226]
  任意のqubitおよびqutritゲートを高忠実度で実現でき、ゲート列の長さを大幅に削減できることを示す。 最適制御ゲートは少なくとも3時間ドリフトでき、同じ校正パラメータを全ての実装ゲートに利用できることを示す。
  論文  参考訳（メタデータ） (2023-03-07T22:15:43Z)
• Wide Quantum Circuit Optimization with Topology Aware Synthesis [0.8469686352132708]
  ユニタリ合成は、量子回路を制限的量子ビット位相にマッピングしながら最適なマルチキュービットゲート数を達成する最適化手法である。 我々は,emphBQSKitフレームワークで構築されたトポロジ対応合成ツールであるTopASを紹介した。
  論文  参考訳（メタデータ） (2022-06-27T21:59:30Z)
• A Structured Method for Compilation of QAOA Circuits in Quantum Computing [5.560410979877026]
  2ビットゲートを並べ替える柔軟性により、コンパイラ最適化により、より深い深さ、ゲート数、忠実度で回路を生成することができる。 多次元量子アーキテクチャ上の任意のコンパイルQAOA回路に対して線形深さを保証する構造的手法を提案する。 全体として、最大1024キュービットの回路を10秒でコンパイルでき、深さ3.8倍のスピードアップ、ゲート数17%の削減、回路ESPの18倍の改善が可能である。
  論文  参考訳（メタデータ） (2021-12-12T04:00:45Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。