論文の概要: Accelerated Analog Neuromorphic Computing
- arxiv url: http://arxiv.org/abs/2003.11996v1
- Date: Thu, 26 Mar 2020 16:00:55 GMT
- ステータス: 処理完了
- システム内更新日: 2022-12-19 21:52:13.617536
- Title: Accelerated Analog Neuromorphic Computing
- Title(参考訳): アナログニューロモルフィックコンピューティングの高速化
- Authors: Johannes Schemmel, Sebastian Billaudelle, Phillip Dauer, Johannes Weis
- Abstract要約: 本稿では,BrainScales (BSS) を加速したアナログニューロモルフィックコンピューティングアーキテクチャの背景にある概念について述べる。
第2世代のBrainScales-2(BSS-2)と、その最新のシリコン内実現であるHICANN-Xアプリケーション固有集積回路(ASIC)について述べる。
提示されたアーキテクチャは、ニューロンとシナプスの連続的、アナログ的、物理モデルの実装に基づいている。
- 参考スコア(独自算出の注目度): 0.0
- License: http://arxiv.org/licenses/nonexclusive-distrib/1.0/
- Abstract: This paper presents the concepts behind the BrainScales (BSS) accelerated
analog neuromorphic computing architecture. It describes the second-generation
BrainScales-2 (BSS-2) version and its most recent in-silico realization, the
HICANN-X Application Specific Integrated Circuit (ASIC), as it has been
developed as part of the neuromorphic computing activities within the European
Human Brain Project (HBP). While the first generation is implemented in an
180nm process, the second generation uses 65nm technology. This allows the
integration of a digital plasticity processing unit, a highly-parallel micro
processor specially built for the computational needs of learning in an
accelerated analog neuromorphic systems. The presented architecture is based
upon a continuous-time, analog, physical model implementation of neurons and
synapses, resembling an analog neuromorphic accelerator attached to build-in
digital compute cores. While the analog part emulates the spike-based dynamics
of the neural network in continuous-time, the latter simulates biological
processes happening on a slower time-scale, like structural and parameter
changes. Compared to biological time-scales, the emulation is highly
accelerated, i.e. all time-constants are several orders of magnitude smaller
than in biology. Programmable ion channel emulation and inter-compartmental
conductances allow the modeling of nonlinear dendrites, back-propagating
action-potentials as well as NMDA and Calcium plateau potentials. To extend the
usability of the analog accelerator, it also supports vector-matrix
multiplication. Thereby, BSS-2 supports inference of deep convolutional
networks as well as local-learning with complex ensembles of spiking neurons
within the same substrate.
- Abstract(参考訳): 本稿では,BrainScales (BSS) を加速したアナログニューロモルフィックコンピューティングアーキテクチャの背景にある概念について述べる。
第2世代のBrainScales-2(BSS-2)と、その最新のシリコン内実現であるHICANN-Xアプリケーション固有集積回路(ASIC)について記述し、欧州人脳プロジェクト(HBP)におけるニューロモルフィックコンピューティング活動の一部として開発されている。
第1世代は180nmプロセスで実装されるが、第2世代は65nm技術を使用する。
これにより、加速されたアナログニューロモルフィックシステムにおける学習の計算ニーズのために特別に構築された高並列マイクロプロセッサであるデジタル可塑性処理ユニットが統合される。
提示されたアーキテクチャは、構築されたデジタル計算コアに取り付けられたアナログニューロモルフィック加速器に似た、ニューロンとシナプスの連続的、アナログ、物理モデル実装に基づいている。
アナログ部分は、ニューラルネットワークのスパイクベースのダイナミクスを連続的にエミュレートするが、後者は、構造やパラメータの変化など、遅い時間スケールで発生する生物学的プロセスをシミュレートする。
生物の時間スケールと比較すると、エミュレーションは高度に加速され、全ての時定数は生物学よりも数桁小さい。
プログラム可能なイオンチャネルエミュレーションとコンパートメント間のコンダクタンスは、非線形デンドライト、バックプロパゲーション作用ポテンシャル、NMDAおよびカルシウムプラトーポテンシャルのモデリングを可能にする。
アナログ加速器の使用性を拡張するため、ベクトル行列乗算もサポートする。
これにより、BSS-2は深層畳み込みネットワークの推論と、同じ基質内でスパイキングニューロンの複雑なアンサンブルによる局所学習をサポートする。
関連論文リスト
- Single Neuromorphic Memristor closely Emulates Multiple Synaptic
Mechanisms for Energy Efficient Neural Networks [71.79257685917058]
我々はこれらのシナプス機能を本質的にエミュレートするSrTiO3に基づく膜状ナノデバイスを実証する。
これらのメムリスタは、安定かつエネルギー効率の良い運転を可能にする非定常低導電系で機能する。
論文 参考訳(メタデータ) (2024-02-26T15:01:54Z) - Contrastive-Signal-Dependent Plasticity: Forward-Forward Learning of
Spiking Neural Systems [73.18020682258606]
我々は、ニューロンの個々の層が並列に機能する、スパイキングニューロンユニットからなる神経模倣アーキテクチャを開発する。
コントラスト信号依存塑性(CSDP)と呼ばれるイベントベース前方学習の一般化を提案する。
いくつかのパターンデータセットに対する実験結果から,CSDPプロセスは分類と再構成の両方が可能な動的再帰スパイクネットワークのトレーニングに有効であることが示された。
論文 参考訳(メタデータ) (2023-03-30T02:40:28Z) - From Clean Room to Machine Room: Commissioning of the First-Generation
BrainScaleS Wafer-Scale Neuromorphic System [0.0]
BrainScaleS-1はスパイキングニューロンの大規模ネットワークをエミュレートする神経型システムである。
フォールトトレラント設計では、避けられないアナログ変数やコンポーネントの障害にもかかわらず、ウェハスケールの統合を実現することができる。
論文 参考訳(メタデータ) (2023-03-22T07:50:51Z) - ETLP: Event-based Three-factor Local Plasticity for online learning with
neuromorphic hardware [105.54048699217668]
イベントベース3要素局所塑性(ETLP)の計算複雑性に明らかな優位性を有する精度の競争性能を示す。
また, 局所的可塑性を用いた場合, スパイキングニューロンの閾値適応, 繰り返しトポロジーは, 時間的構造が豊富な時間的パターンを学習するために必要であることを示した。
論文 参考訳(メタデータ) (2023-01-19T19:45:42Z) - Neuromorphic Artificial Intelligence Systems [58.1806704582023]
フォン・ノイマンアーキテクチャと古典的ニューラルネットワークに基づく現代のAIシステムは、脳と比較して多くの基本的な制限がある。
この記事では、そのような制限と、それらが緩和される方法について論じる。
これは、これらの制限が克服されている現在利用可能なニューロモーフィックAIプロジェクトの概要を示す。
論文 参考訳(メタデータ) (2022-05-25T20:16:05Z) - The BrainScaleS-2 accelerated neuromorphic system with hybrid plasticity [0.0]
本稿では,BrainScaleSニューロモルフィックアーキテクチャの第2世代について述べる。
バイオインスパイアされたスパイクニューラルネットワークプリミティブの、加速された物理的エミュレーションをサポートするカスタムアクセラレータコアと、密結合されたデジタルプロセッサと、イベントルーティングネットワークを組み合わせたものだ。
論文 参考訳(メタデータ) (2022-01-26T17:13:46Z) - POPPINS : A Population-Based Digital Spiking Neuromorphic Processor with
Integer Quadratic Integrate-and-Fire Neurons [50.591267188664666]
2つの階層構造を持つ180nmプロセス技術において,集団に基づくディジタルスパイキングニューロモルフィックプロセッサを提案する。
提案手法は,生体模倣型ニューロモルフィックシステム,低消費電力,低遅延推論処理アプリケーションの開発を可能にする。
論文 参考訳(メタデータ) (2022-01-19T09:26:34Z) - Mapping and Validating a Point Neuron Model on Intel's Neuromorphic
Hardware Loihi [77.34726150561087]
インテルの第5世代ニューロモルフィックチップ「Loihi」の可能性について検討する。
Loihiは、脳内のニューロンをエミュレートするスパイキングニューラルネットワーク(SNN)という新しいアイデアに基づいている。
Loihiは従来のシミュレーションを非常に効率的に再現し、ネットワークが大きくなるにつれて、時間とエネルギーの両方のパフォーマンスにおいて顕著にスケールする。
論文 参考訳(メタデータ) (2021-09-22T16:52:51Z) - Inference with Artificial Neural Networks on Analog Neuromorphic
Hardware [0.0]
BrainScaleS-2 ASICは混合信号ニューロンとシナプス回路から構成される。
システムは、人工ニューラルネットワークのベクトル行列乗算と累積モードでも動作する。
論文 参考訳(メタデータ) (2020-06-23T17:25:06Z) - Verification and Design Methods for the BrainScaleS Neuromorphic
Hardware System [0.0]
第2世代のBrainScaleSチップは、完全なアナログニューロモルフィック回路と2つの汎用マイクロプロセッサの密結合を有する混合信号デバイスである。
512ニューロンと130Kシナプスを含む第1次BrainScaleS-2 ASICの早期成績を示し,これらの手法の応用を実証した。
論文 参考訳(メタデータ) (2020-03-25T15:48:54Z) - Structural plasticity on an accelerated analog neuromorphic hardware
system [0.46180371154032884]
我々は, プレ・グポストシナプスのパートナーを常に切り替えることにより, 構造的可塑性を達成するための戦略を提案する。
我々はこのアルゴリズムをアナログニューロモルフィックシステムBrainScaleS-2に実装した。
ネットワークトポロジを最適化する能力を示し、簡単な教師付き学習シナリオで実装を評価した。
論文 参考訳(メタデータ) (2019-12-27T10:15:58Z)
関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。
指定された論文の情報です。
本サイトの運営者は本サイト(すべての情報・翻訳含む)の品質を保証せず、本サイト(すべての情報・翻訳含む)を使用して発生したあらゆる結果について一切の責任を負いません。