論文の概要: From Clean Room to Machine Room: Commissioning of the First-Generation
BrainScaleS Wafer-Scale Neuromorphic System
- arxiv url: http://arxiv.org/abs/2303.12359v1
- Date: Wed, 22 Mar 2023 07:50:51 GMT
- ステータス: 処理完了
- システム内更新日: 2023-03-23 15:02:33.762543
- Title: From Clean Room to Machine Room: Commissioning of the First-Generation
BrainScaleS Wafer-Scale Neuromorphic System
- Title(参考訳): クリーンルームからマシンルームへ--第1世代脳スケールwafer-scaleニューロモルフィックシステムのコミッション
- Authors: Hartmut Schmidt, Jos\'e Montes, Andreas Gr\"ubl, Maurice G\"uttler,
Dan Husmann, Joscha Ilmberger, Jakob Kaiser, Christian Mauch, Eric M\"uller,
Lars Sterzenbach, Johannes Schemmel, Sebastian Schmitt
- Abstract要約: BrainScaleS-1はスパイキングニューロンの大規模ネットワークをエミュレートする神経型システムである。
フォールトトレラント設計では、避けられないアナログ変数やコンポーネントの障害にもかかわらず、ウェハスケールの統合を実現することができる。
- 参考スコア(独自算出の注目度): 0.0
- License: http://creativecommons.org/licenses/by/4.0/
- Abstract: The first-generation of BrainScaleS, also referred to as BrainScaleS-1, is a
neuromorphic system for emulating large-scale networks of spiking neurons.
Following a "physical modeling" principle, its VLSI circuits are designed to
emulate the dynamics of biological examples: analog circuits implement neurons
and synapses with time constants that arise from their electronic components'
intrinsic properties. It operates in continuous time, with dynamics typically
matching an acceleration factor of 10000 compared to the biological regime. A
fault-tolerant design allows it to achieve wafer-scale integration despite
unavoidable analog variability and component failures. In this paper, we
present the commissioning process of a BrainScaleS-1 wafer module, providing a
short description of the system's physical components, illustrating the steps
taken during its assembly and the measures taken to operate it. Furthermore, we
reflect on the system's development process and the lessons learned to conclude
with a demonstration of its functionality by emulating a wafer-scale
synchronous firing chain, the largest spiking network emulation ran with analog
components and individual synapses to date.
- Abstract(参考訳): BrainScaleSの第一世代(BrainScaleS-1)は、スパイキングニューロンの大規模なネットワークをエミュレートする神経型システムである。
物理モデリング」の原則に従って、VLSI回路は生物学的例の力学をエミュレートするために設計されており、アナログ回路はニューロンを実装し、電子部品の固有の性質から生じる時間定数を持つシナプスを合成する。
連続的に動作し、力学は典型的には生物学的な状態と比較して10000の加速因子と一致する。
フォールトトレラント設計は、避けられないアナログ変数とコンポーネントの障害にもかかわらず、ウェハスケールの統合を実現する。
本稿では,brainscales-1 ウェハモジュールのコミッションプロセスについて述べるとともに,システムの物理的構成要素を簡潔に記述し,組み立て時のステップとそれを操作するための対策について述べる。
さらに,本システムの開発プロセスと,その機能の実証から得られた教訓を考察し,ウェーハスケールの同期発火チェーンをエミュレートし,アナログコンポーネントと個々のシナプスを駆使した最大のスパイキングネットワークエミュレーションを行った。
関連論文リスト
- Contrastive-Signal-Dependent Plasticity: Forward-Forward Learning of
Spiking Neural Systems [73.18020682258606]
我々は、ニューロンの個々の層が並列に機能する、スパイキングニューロンユニットからなる神経模倣アーキテクチャを開発する。
コントラスト信号依存塑性(CSDP)と呼ばれるイベントベース前方学習の一般化を提案する。
いくつかのパターンデータセットに対する実験結果から,CSDPプロセスは分類と再構成の両方が可能な動的再帰スパイクネットワークのトレーニングに有効であることが示された。
論文 参考訳(メタデータ) (2023-03-30T02:40:28Z) - Phenomenological Model of Superconducting Optoelectronic Loop Neurons [0.0]
超伝導光電子ループニューロン(英: Superconducting optoelectronic loop neurons)は、大規模人工認知のためのネットワークに導かれる回路の一種である。
これまで、ループニューロンの全てのシミュレーションは、シナプス、デンドライト、ニューロンの挙動をモデル化するために第一原理回路解析を用いてきた。
ここでは、関連するシナプス、樹状突起、神経回路の挙動を捉えるためのモデリングフレームワークを紹介する。
論文 参考訳(メタデータ) (2022-10-18T16:38:35Z) - An accurate and flexible analog emulation of AdEx neuron dynamics in
silicon [0.0]
混合信号加速型ニューロモルフィック系BrainScaleS-2のアナログニューロン回路を提示する。
適応指数積分・燃焼モデル方程式を、電流と導電率に基づくシナプスの両方と組み合わせて柔軟かつ正確にエミュレートすることができる。
論文 参考訳(メタデータ) (2022-09-19T18:08:23Z) - Cross-Frequency Coupling Increases Memory Capacity in Oscillatory Neural
Networks [69.42260428921436]
クロス周波数カップリング(CFC)は、ニューロンの集団間での情報統合と関連している。
我々は,海馬および大脳皮質における観測された$theta - gamma$振動回路の計算的役割を予測するCFCのモデルを構築した。
CFCの存在は, 可塑性シナプスによって結合された神経細胞のメモリ容量を増加させることを示す。
論文 参考訳(メタデータ) (2022-04-05T17:13:36Z) - Mapping and Validating a Point Neuron Model on Intel's Neuromorphic
Hardware Loihi [77.34726150561087]
インテルの第5世代ニューロモルフィックチップ「Loihi」の可能性について検討する。
Loihiは、脳内のニューロンをエミュレートするスパイキングニューラルネットワーク(SNN)という新しいアイデアに基づいている。
Loihiは従来のシミュレーションを非常に効率的に再現し、ネットワークが大きくなるにつれて、時間とエネルギーの両方のパフォーマンスにおいて顕著にスケールする。
論文 参考訳(メタデータ) (2021-09-22T16:52:51Z) - Improving Coherence and Consistency in Neural Sequence Models with
Dual-System, Neuro-Symbolic Reasoning [49.6928533575956]
我々は、神経系1と論理系2の間を仲介するために神経推論を用いる。
強靭なストーリー生成とグラウンドド・インストラクション・フォローリングの結果、このアプローチは神経系世代におけるコヒーレンスと精度を高めることができることを示した。
論文 参考訳(メタデータ) (2021-07-06T17:59:49Z) - Spatiotemporal Spike-Pattern Selectivity in Single Mixed-Signal Neurons
with Balanced Synapses [0.27998963147546135]
混合信号ニューロモルフィックプロセッサは推論と学習に使用できる。
ネットワーク層の実装に不均一なシナプス回路をいかに利用できるかを示す。
論文 参考訳(メタデータ) (2021-06-10T12:04:03Z) - Continuous Learning and Adaptation with Membrane Potential and
Activation Threshold Homeostasis [91.3755431537592]
本稿では,MPATH(Membrane Potential and Activation Threshold Homeostasis)ニューロンモデルを提案する。
このモデルにより、ニューロンは入力が提示されたときに自動的に活性を調節することで動的平衡の形式を維持することができる。
実験は、モデルがその入力から適応し、継続的に学習する能力を示す。
論文 参考訳(メタデータ) (2021-04-22T04:01:32Z) - Emergence of Lie symmetries in functional architectures learned by CNNs [63.69764116066748]
本研究では,自然画像の学習において,畳み込みニューラルネットワーク(CNN)の初期層における対称性の自発的発達について検討する。
私たちのアーキテクチャは、生体視覚システムの初期段階を模倣するために構築されています。
論文 参考訳(メタデータ) (2021-04-17T13:23:26Z) - Accelerated Analog Neuromorphic Computing [0.0]
本稿では,BrainScales (BSS) を加速したアナログニューロモルフィックコンピューティングアーキテクチャの背景にある概念について述べる。
第2世代のBrainScales-2(BSS-2)と、その最新のシリコン内実現であるHICANN-Xアプリケーション固有集積回路(ASIC)について述べる。
提示されたアーキテクチャは、ニューロンとシナプスの連続的、アナログ的、物理モデルの実装に基づいている。
論文 参考訳(メタデータ) (2020-03-26T16:00:55Z) - Structural plasticity on an accelerated analog neuromorphic hardware
system [0.46180371154032884]
我々は, プレ・グポストシナプスのパートナーを常に切り替えることにより, 構造的可塑性を達成するための戦略を提案する。
我々はこのアルゴリズムをアナログニューロモルフィックシステムBrainScaleS-2に実装した。
ネットワークトポロジを最適化する能力を示し、簡単な教師付き学習シナリオで実装を評価した。
論文 参考訳(メタデータ) (2019-12-27T10:15:58Z)
関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。
指定された論文の情報です。
本サイトの運営者は本サイト(すべての情報・翻訳含む)の品質を保証せず、本サイト(すべての情報・翻訳含む)を使用して発生したあらゆる結果について一切の責任を負いません。