論文の概要: Prospects for Analog Circuits in Deep Networks

• arxiv url: http://arxiv.org/abs/2106.12444v1
• Date: Wed, 23 Jun 2021 14:49:21 GMT
• ステータス: 処理完了
• システム内更新日: 2023-03-25 18:30:10.193530
• Title: Prospects for Analog Circuits in Deep Networks
• Title（参考訳）: 深部ネットワークにおけるアナログ回路の展望
• Authors: Shih-Chii Liu, John Paul Strachan, Arindam Basu
• Abstract要約: 機械学習のal-gorithmで一般的に使用される操作は、コンパクトアナログ回路で実装することができる。 近年のディープラーニングアルゴリズムの進歩により、ハードウェア・デジタル・アクセラレーターの設計に焦点が移った。 本稿では,様々な機械学習アルゴリズムを実装したアナログ設計について概説する。
• 参考スコア（独自算出の注目度）: 14.280112591737199
• License: http://creativecommons.org/licenses/by/4.0/
• Abstract: Operations typically used in machine learning al-gorithms (e.g. adds and soft max) can be implemented bycompact analog circuits. Analog Application-Specific Integrated Circuit (ASIC) designs that implement these algorithms using techniques such as charge sharing circuits and subthreshold transistors, achieve very high power efficiencies. With the recent advances in deep learning algorithms, focus has shifted to hardware digital accelerator designs that implement the prevalent matrix-vector multiplication operations. Power in these designs is usually dominated by the memory access power of off-chip DRAM needed for storing the network weights and activations. Emerging dense non-volatile memory technologies can help to provide on-chip memory and analog circuits can be well suited to implement the needed multiplication-vector operations coupled with in-computing memory approaches. This paper presents abrief review of analog designs that implement various machine learning algorithms. It then presents an outlook for the use ofanalog circuits in low-power deep network accelerators suitable for edge or tiny machine learning applications.
• Abstract（参考訳）: 機械学習のal-gorithms(例:addsとsoft max)で一般的に使用される演算は、compactアナログ回路で実装できる。 Analog Application-Specific Integrated Circuit (ASIC) は、電荷共有回路やサブスレッショルドトランジスタなどの技術を用いてこれらのアルゴリズムを実装し、非常に高い電力効率を実現する。 近年のディープラーニングアルゴリズムの進歩により、一般的な行列ベクトル乗算処理を実装するハードウェアデジタルアクセラレータの設計に焦点が移った。 これらの設計の電力は通常、ネットワークの重みとアクティベーションを保持するのに必要なオフチップDRAMのメモリアクセスパワーによって支配される。 複雑な非揮発性メモリ技術はオンチップメモリを提供するのに役立ち、アナログ回路はインコンピュータメモリアプローチと組み合わせて必要な乗算ベクトル演算を実装するのに適している。 本稿では,様々な機械学習アルゴリズムを実装したアナログ設計について概説する。 そして、エッジや小さな機械学習アプリケーションに適した低消費電力ディープネットワークアクセラレータでofanalog回路を使用するための展望を示す。

関連論文リスト

• Towards training digitally-tied analog blocks via hybrid gradient computation [1.800676987432211]
  フィードフォワード型エネルギーベースモデル(ff-EBM)を紹介する。 フィードフォワード部とエネルギーベース部でそれぞれ逆プロパゲーションと「eqプロパゲーション」することで、FF-EBMの勾配をエンドツーエンドに計算する新しいアルゴリズムを導出する。 我々のアプローチは、自己学習可能なアナログ計算プリミティブを既存のデジタルアクセラレータに徐々に統合する、原則的でスケーラブルで漸進的なロードマップを提供する。
  論文  参考訳（メタデータ） (2024-09-05T07:22:19Z)
• CircuitVAE: Efficient and Scalable Latent Circuit Optimization [22.93567682576068]
  CircuitVAEは連続空間に計算グラフを埋め込む検索アルゴリズムである。 我々のアルゴリズムはサンプリング効率が高いが、大きな問題インスタンスと高いサンプル予算に優雅にスケールする。 CircuitVAEは、実世界のチップで最先端の加算器を設計でき、我々の手法がリアルな環境で商用ツールより優れていることを示す。
  論文  参考訳（メタデータ） (2024-06-13T18:47:52Z)
• Efficient and accurate neural field reconstruction using resistive memory [52.68088466453264]
  デジタルコンピュータにおける従来の信号再構成手法は、ソフトウェアとハードウェアの両方の課題に直面している。 本稿では,スパース入力からの信号再構成のためのソフトウェア・ハードウェア協調最適化を用いた体系的アプローチを提案する。 この研究は、AI駆動の信号復元技術を進歩させ、将来の効率的で堅牢な医療AIと3Dビジョンアプリケーションへの道を開く。
  論文  参考訳（メタデータ） (2024-04-15T09:33:09Z)
• CktGNN: Circuit Graph Neural Network for Electronic Design Automation [67.29634073660239]
  本稿では,回路トポロジ生成とデバイスサイズを同時に行う回路グラフニューラルネットワーク(CktGNN)を提案する。 オープンサーキットベンチマーク(OCB: Open Circuit Benchmark)は、オープンソースのデータセットで、10ドル(約10万円)の異なるオペレーショナルアンプを含む。 我々の研究は、アナログ回路のための学習ベースのオープンソース設計自動化への道を開いた。
  論文  参考訳（メタデータ） (2023-08-31T02:20:25Z)
• Reliability-Aware Deployment of DNNs on In-Memory Analog Computing Architectures [0.0]
  In-Memory Analog Computing (IMAC) 回路は、アナログ領域におけるMVMとNLVの両方の操作を実現することにより、信号変換器の必要性を取り除く。 我々は、ディープニューラルネットワーク(DNN)に大規模な行列を複数の小さなIMACサブアレイに展開する実践的なアプローチを導入し、ノイズや寄生虫の影響を軽減する。
  論文  参考訳（メタデータ） (2022-10-02T01:43:35Z)
• Pretraining Graph Neural Networks for few-shot Analog Circuit Modeling and Design [68.1682448368636]
  本稿では、新しい未知のトポロジや未知の予測タスクに適応可能な回路表現を学習するための教師付き事前学習手法を提案する。 異なる回路の変動位相構造に対処するため、各回路をグラフとして記述し、グラフニューラルネットワーク(GNN)を用いてノード埋め込みを学習する。 出力ノード電圧の予測における事前学習GNNは、新しい未知のトポロジや新しい回路レベル特性の予測に適応可能な学習表現を促進することができることを示す。
  論文  参考訳（メタデータ） (2022-03-29T21:18:47Z)
• Quantized Neural Networks via {-1, +1} Encoding Decomposition and Acceleration [83.84684675841167]
  本稿では,量子化されたニューラルネットワーク(QNN)をマルチブランチバイナリネットワークに分解するために,-1,+1を用いた新しい符号化方式を提案する。 本稿では,大規模画像分類,オブジェクト検出,セマンティックセグメンテーションにおける提案手法の有効性を検証する。
  論文  参考訳（メタデータ） (2021-06-18T03:11:15Z)
• AM-DCGAN: Analog Memristive Hardware Accelerator for Deep Convolutional Generative Adversarial Networks [3.4806267677524896]
  我々は180nm CMOS技術を用いてシミュレーションしたCMOS-memristive convolutional and deconvolutional networkに基づくDeep Convolutional GAN(DCGAN)の完全なアナログハードウェア設計を提案する。
  論文  参考訳（メタデータ） (2020-06-20T15:37:29Z)
• Training End-to-End Analog Neural Networks with Equilibrium Propagation [64.0476282000118]
  本稿では,勾配降下による終端から終端までのアナログニューラルネットワークの学習法を提案する。 数学的には、アナログニューラルネットワークのクラス(非線形抵抗性ネットワークと呼ばれる)がエネルギーベースモデルであることが示される。 我々の研究は、オンチップ学習をサポートする、超高速でコンパクトで低消費電力のニューラルネットワークの新世代の開発を導くことができる。
  論文  参考訳（メタデータ） (2020-06-02T23:38:35Z)
• One-step regression and classification with crosspoint resistive memory arrays [62.997667081978825]
  高速で低エネルギーのコンピュータは、エッジでリアルタイム人工知能を実現するために要求されている。 ワンステップ学習は、ボストンの住宅のコスト予測と、MNIST桁認識のための2層ニューラルネットワークのトレーニングによって支援される。 結果は、クロスポイントアレイ内の物理計算、並列計算、アナログ計算のおかげで、1つの計算ステップで得られる。
  論文  参考訳（メタデータ） (2020-05-05T08:00:07Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。