論文の概要: Limiting the Search Space in Optimal Quantum Circuit Mapping

• arxiv url: http://arxiv.org/abs/2112.00045v2
• Date: Tue, 22 Feb 2022 12:10:27 GMT
• ステータス: 処理完了
• システム内更新日: 2023-03-06 06:52:14.169966
• Title: Limiting the Search Space in Optimal Quantum Circuit Mapping
• Title（参考訳）: 最適量子回路マッピングにおける探索空間の制限
• Authors: Lukas Burgholzer, Sarah Schneider and Robert Wille
• Abstract要約: 最適性を保ったまま、地図問題の探索空間を劇的に制限できることを示す。 結果、探索空間を制限することにより、事前にタイムアウトしたインスタンスや最大3桁のスピードアップが可能なインスタンスに対して最適解が決定できることが確認された。
• 参考スコア（独自算出の注目度）: 3.610459670994051
• License: http://arxiv.org/licenses/nonexclusive-distrib/1.0/
• Abstract: Executing quantum circuits on currently available quantum computers requires compiling them to a representation that conforms to all restrictions imposed by the targeted architecture. Due to the limited connectivity of the devices' physical qubits, an important step in the compilation process is to map the circuit in such a way that all its gates are executable on the hardware. Existing solutions delivering optimal solutions to this task are severely challenged by the exponential complexity of the problem. In this paper, we show that the search space of the mapping problem can be limited drastically while still preserving optimality. The proposed strategies are generic, architecture-independent, and can be adapted to various mapping methodologies. The findings are backed by both, theoretical considerations and experimental evaluations. Results confirm that, by limiting the search space, optimal solutions can be determined for instances that timeouted before or speed-ups of up to three orders of magnitude can be achieved.
• Abstract（参考訳）: 現在利用可能な量子コンピュータ上で量子回路を実行するには、ターゲットアーキテクチャによって課される全ての制限に従う表現にそれらをコンパイルする必要がある。 デバイスの物理量子ビットの接続が限られているため、コンパイルプロセスにおける重要なステップは、すべてのゲートがハードウェア上で実行可能であるように回路をマッピングすることである。 このタスクに最適なソリューションを提供する既存のソリューションは、問題の指数関数的複雑性によって厳しい課題に直面している。 本稿では, 最適性を維持しつつ, 写像問題の探索空間を劇的に制限できることを示す。 提案した戦略は汎用的でアーキテクチャに依存しないものであり、様々なマッピング手法に適応することができる。 この結果は理論的考察と実験的評価の両方によって裏付けられている。 その結果、探索空間を制限することにより、事前のタイムアウトや最大3桁のスピードアップが可能な最適解を決定することができる。

関連論文リスト

• Scaling Up the Quantum Divide and Conquer Algorithm for Combinatorial Optimization [0.8121127831316319]
  本稿では,デバイス間通信コストを大幅に削減する量子回路の構築手法を提案する。 そこで本研究では,従来のQDCA手法の約3倍の大きさのトラクタブル回路を構築できることを示す。
  論文  参考訳（メタデータ） (2024-05-01T20:49:50Z)
• Bayesian Parameterized Quantum Circuit Optimization (BPQCO): A task and hardware-dependent approach [49.89480853499917]
  変分量子アルゴリズム(VQA)は、最適化と機械学習問題を解決するための有望な量子代替手段として登場した。 本稿では,回路設計が2つの分類問題に対して得られる性能に与える影響を実験的に示す。 また、実量子コンピュータのシミュレーションにおいて、ノイズの存在下で得られた回路の劣化について検討する。
  論文  参考訳（メタデータ） (2024-04-17T11:00:12Z)
• Quantum Optimization Methods for Satellite Mission Planning [0.3252295747842729]
  軌道上の衛星の増大は、それらを効率的に運用する必要性を浮き彫りにしている。 現在の古典的アルゴリズムは、大域的な最適化を見つけられなかったり、実行するのに時間がかかりすぎたりすることが多い。 ここでは、量子コンピューティングの観点からこの問題にアプローチし、有望な代替手段を提供する。
  論文  参考訳（メタデータ） (2024-04-08T13:36:29Z)
• Dependency-Aware Compilation for Surface Code Quantum Architectures [7.543907169342984]
  表面符号を実装した量子コンピュータにおける量子回路のコンパイル問題について検討する。 我々はこの問題を新しいアルゴリズムで効率よく、ほぼ最適に解決する。 我々の評価は、我々のアプローチが現実的なワークロードをコンパイルするのに強力で柔軟であることを示している。
  論文  参考訳（メタデータ） (2023-11-29T19:36:19Z)
• Quantum algorithms: A survey of applications and end-to-end complexities [90.05272647148196]
  期待されている量子コンピュータの応用は、科学と産業にまたがる。 本稿では,量子アルゴリズムの応用分野について検討する。 私たちは、各領域における課題と機会を"エンドツーエンド"な方法で概説します。
  論文  参考訳（メタデータ） (2023-10-04T17:53:55Z)
• Optimizing quantum gates towards the scale of logical qubits [78.55133994211627]
  量子ゲート理論の基本的な前提は、量子ゲートはフォールトトレランスの誤差閾値を超えることなく、大きなプロセッサにスケールできるということである。 ここでは、このような問題を克服できる戦略について報告する。 我々は、68個の周波数可変ビットの周波数軌跡をコレオグラフィーして、超伝導エラー中に単一量子ビットを実行することを示した。
  論文  参考訳（メタデータ） (2023-08-04T13:39:46Z)
• On Optimal Subarchitectures for Quantum Circuit Mapping [3.610459670994051]
  あるデバイスに量子回路をコンパイルする1つのステップは、量子回路マッピングである。 量子回路マッピングにおける探索空間は量子ビットの数で増加するので、できるだけ少ない物理量子ビットを考えることが望ましい。 量子回路の最適マッピング解を失うことなく物理キュービットを除去できないような最小サイズのサブアーキテクチャを決定することは、非常に難しい問題である。
  論文  参考訳（メタデータ） (2022-10-17T18:00:02Z)
• Scaling Quantum Approximate Optimization on Near-term Hardware [49.94954584453379]
  我々は、様々なレベルの接続性を持つハードウェアアーキテクチャのための最適化回路により、期待されるリソース要求のスケーリングを定量化する。 問題の大きさと問題グラフの次数で指数関数的に増大する。 これらの問題は、ハードウェア接続性の向上や、より少ない回路層で高い性能を達成するQAOAの変更によって緩和される可能性がある。
  論文  参考訳（メタデータ） (2022-01-06T21:02:30Z)
• Realization of arbitrary doubly-controlled quantum phase gates [62.997667081978825]
  本稿では,最適化問題における短期量子優位性の提案に着想を得た高忠実度ゲートセットを提案する。 3つのトランペット四重項のコヒーレントな多レベル制御を編成することにより、自然な3量子ビット計算ベースで作用する決定論的連続角量子位相ゲートの族を合成する。
  論文  参考訳（メタデータ） (2021-08-03T17:49:09Z)
• Space-efficient binary optimization for variational computing [68.8204255655161]
  本研究では,トラベリングセールスマン問題に必要なキュービット数を大幅に削減できることを示す。 また、量子ビット効率と回路深さ効率のモデルを円滑に補間する符号化方式を提案する。
  論文  参考訳（メタデータ） (2020-09-15T18:17:27Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。