論文の概要: Many-body computing on Field Programmable Gate Arrays

• arxiv url: http://arxiv.org/abs/2402.06415v2
• Date: Sat, 25 Jan 2025 13:40:00 GMT
• ステータス: 翻訳完了
• システム内更新日: 2025-01-28 13:50:10.295090
• Title: Many-body computing on Field Programmable Gate Arrays
• Title（参考訳）: フィールドプログラマブルゲートアレイの多体計算
• Authors: Songtai Lv, Yang Liang, Yuchen Meng, Xiaochen Yao, Jincheng Xu, Yang Liu, Qibin Zheng, Haiyuan Zou,
• Abstract要約: 我々は、量子多体計算を行うために、FPGA(Field Programmable Gate Arrays)の機能を利用する。 これにより、モンテカルロアルゴリズムのCPUベースの計算に比べて10倍の高速化が達成された。 FPGAを多体基底状態計算のための典型的なテンソルネットワークアルゴリズムの高速化に利用した。
• 参考スコア（独自算出の注目度）: 5.3808713424582395
• License:
• Abstract: A new implementation of many-body calculations is of paramount importance in the field of computational physics. In this study, we leverage the capabilities of Field Programmable Gate Arrays (FPGAs) for conducting quantum many-body calculations. Through the design of appropriate schemes for Monte Carlo and tensor network methods, we effectively utilize the parallel processing capabilities provided by FPGAs. This has resulted in a tenfold speedup compared to CPU-based computation for a Monte Carlo algorithm. By using a supercell structure and simulating the FPGA architecture on a CPU with High-Level Synthesis, we achieve $O(1)$ scaling for the time of one sweep, regardless of the overall system size. We also demonstrate, for the first time, the utilization of FPGA to accelerate a typical tensor network algorithm for many-body ground state calculations. Additionally, we show that the current FPGA computing acceleration is on par with that of multi-threaded GPU parallel processing. Our findings unambiguously highlight the significant advantages of hardware implementation and pave the way for novel approaches to many-body calculations.
• Abstract（参考訳）: 多体計算の新たな実装は、計算物理学の分野において最重要事項である。 本研究では,フィールドプログラマブルゲートアレイ(FPGA)の機能を利用して,量子多体計算を行う。 モンテカルロ法とテンソルネットワーク法の適切なスキームの設計により,FPGAの並列処理能力を効果的に活用する。 これにより、モンテカルロアルゴリズムのCPUベースの計算に比べて10倍の高速化が達成された。 スーパーセル構造を用い,CPU上のFPGAアーキテクチャを高レベル合成でシミュレートすることにより,システム全体のサイズに関わらず,1回のスイープ時に$O(1)$のスケーリングを実現する。 また,FPGAを多体基底状態計算のための典型的なテンソルネットワークアルゴリズムの高速化に利用したことを実証した。 さらに,現在のFPGA計算高速化は,マルチスレッドGPU並列処理と同等であることを示す。 我々の発見は、ハードウェア実装の大きな利点を明白に強調し、多体計算への新しいアプローチの道を開くものである。

関連論文リスト

• Design of an FPGA-Based Neutral Atom Rearrangement Accelerator for Quantum Computing [1.003635085077511]
  ニュートラル原子は量子コンピュータを実装するための有望な技術として登場した。 本稿では,分割・対数戦略を応用し,複数の原子の同時移動を可能にする新しい四分法に基づく再配置アルゴリズムを提案する。 これは原子再構成のための最初のハードウェアアクセラレーションであり、処理時間を著しく短縮する。
  論文  参考訳（メタデータ） (2024-11-19T10:38:21Z)
• All-to-all reconfigurability with sparse and higher-order Ising machines [0.0]
  オール・ツー・オールのネットワーク機能をエミュレートする多重アーキテクチャを導入する。 適応並列テンパリングアルゴリズムの実行は、競合するアルゴリズムと事前ファクターの利点を示す。 pビットIMのスケールされた磁気バージョンは、汎用最適化のための最先端技術よりも桁違いに改善される可能性がある。
  論文  参考訳（メタデータ） (2023-11-21T20:27:02Z)
• Reconfigurable Distributed FPGA Cluster Design for Deep Learning Accelerators [59.11160990637615]
  エッジコンピューティングアプリケーション用に設計された低消費電力組み込みFPGAに基づく分散システムを提案する。 提案システムは,様々なニューラルネットワーク(NN)モデルを同時に実行し,パイプライン構造にグラフを配置し,NNグラフの最も計算集約的な層により大きなリソースを手動で割り当てる。
  論文  参考訳（メタデータ） (2023-05-24T16:08:55Z)
• Optimization of FPGA-based CNN Accelerators Using Metaheuristics [1.854931308524932]
  畳み込みニューラルネットワーク(CNN)は、多くの分野における問題解決能力を実証している。 FPGAはCNN推論を加速する関心が高まっている。 FPGAベースのCNNアクセラレータの現在のトレンドは、複数の畳み込み層プロセッサ(CLP)を実装することである。
  論文  参考訳（メタデータ） (2022-09-22T18:57:49Z)
• Adaptable Butterfly Accelerator for Attention-based NNs via Hardware and Algorithm Co-design [66.39546326221176]
  多くのAIタスクにおいて、注意に基づくニューラルネットワークが普及している。 注意機構とフィードフォワードネットワーク(FFN)の使用は、過剰な計算とメモリ資源を必要とする。 本稿では,注目機構とFFNの両方を近似するために,バタフライの分散パターンを統一したハードウェアフレンドリーな変種を提案する。
  論文  参考訳（メタデータ） (2022-09-20T09:28:26Z)
• Batch-efficient EigenDecomposition for Small and Medium Matrices [65.67315418971688]
  EigenDecomposition (ED)は多くのコンピュータビジョンアルゴリズムとアプリケーションの中心にある。 本稿では,コンピュータビジョンの応用シナリオに特化したQRベースのED手法を提案する。
  論文  参考訳（メタデータ） (2022-07-09T09:14:12Z)
• An FPGA-based Solution for Convolution Operation Acceleration [0.0]
  本稿では,畳み込み動作を高速化するFPGAアーキテクチャを提案する。 プロジェクトの目的は、一度に畳み込み層を処理できるFPGA IPコアを作成することである。
  論文  参考訳（メタデータ） (2022-06-09T14:12:30Z)
• FPGA-based AI Smart NICs for Scalable Distributed AI Training Systems [62.20308752994373]
  我々は、フィールドプログラマブルゲートアレイ(FPGA)を用いた分散AI訓練システムのための新しいスマートネットワークインタフェースカード(NIC)を提案する。 提案するFPGAベースのAIスマートNICは,従来のNICを用いたベースラインシステムと比較して,6ノードで1.6倍,32ノードで2.5倍の性能向上が期待できる。
  論文  参考訳（メタデータ） (2022-04-22T21:57:00Z)
• Accelerated Charged Particle Tracking with Graph Neural Networks on FPGAs [0.0]
  グラフニューラルネットワークに基づく荷電粒子追跡のためのアルゴリズムのFPGA実装を開発し,研究する。 CPUベースの実行の大幅な高速化が可能であり、将来的にはそのようなアルゴリズムを効果的に利用できるようになる可能性がある。
  論文  参考訳（メタデータ） (2020-11-30T18:17:43Z)
• Kernel methods through the roof: handling billions of points efficiently [94.31450736250918]
  カーネル法は、非パラメトリック学習に対するエレガントで原則化されたアプローチを提供するが、今のところ大規模な問題ではほとんど利用できない。 最近の進歩は、最適化、数値線形代数、ランダム射影など、多くのアルゴリズム的アイデアの利点を示している。 ここでは、これらの取り組みをさらに進めて、GPUハードウェアを最大限に活用する解決器を開発し、テストする。
  論文  参考訳（メタデータ） (2020-06-18T08:16:25Z)
• Minimal Filtering Algorithms for Convolutional Neural Networks [82.24592140096622]
  我々は,M=3,5,7,9,11の基本的なフィルタリング操作を実装するための完全並列ハードウェア指向アルゴリズムを開発した。 各ケースにおける提案アルゴリズムの完全な並列ハードウェア実装は、組込み乗算器の数を約30%削減する。
  論文  参考訳（メタデータ） (2020-04-12T13:18:25Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。