論文の概要: Cortical-inspired placement and routing: minimizing the memory resources
in multi-core neuromorphic processors
- arxiv url: http://arxiv.org/abs/2208.13587v1
- Date: Mon, 29 Aug 2022 13:28:02 GMT
- ステータス: 処理完了
- システム内更新日: 2022-08-30 13:21:17.082775
- Title: Cortical-inspired placement and routing: minimizing the memory resources
in multi-core neuromorphic processors
- Title（参考訳）: 皮質刺激による配置とルーティング:マルチコアニューロモーフィックプロセッサにおけるメモリ資源の最小化
- Authors: Vanessa R. C. Leite, Zhe Su, Adrian M. Whatley, Giacomo Indiveri
- Abstract要約: 本稿では,生物学的ニューラルネットワークにインスパイアされたネットワーク設計手法を提案する。
我々は、この手法を用いて、小世界のネットワークに最適化された新しいルーティングスキームを設計する。
本稿では,小世界のネットワークモデルにおける資源配分を最適化するハードウェア対応配置アルゴリズムを提案する。
- 参考スコア（独自算出の注目度）: 5.391889175209394
- License: http://creativecommons.org/licenses/by-nc-sa/4.0/
- Abstract: Brain-inspired event-based neuromorphic processing systems have emerged as a
promising technology in particular for bio-medical circuits and systems.
However, both neuromorphic and biological implementations of neural networks
have critical energy and memory constraints. To minimize the use of memory
resources in multi-core neuromorphic processors, we propose a network design
approach inspired by biological neural networks. We use this approach to design
a new routing scheme optimized for small-world networks and, at the same time,
to present a hardware-aware placement algorithm that optimizes the allocation
of resources for small-world network models. We validate the algorithm with a
canonical small-world network and present preliminary results for other
networks derived from it
- Abstract（参考訳）: 脳にインスパイアされたイベントベースのニューロモルフィック処理システムは、特にバイオメディカル回路やシステムにとって有望な技術として登場した。
しかしながら、ニューラルネットワークのニューロモルフィックと生物学的実装には、重要なエネルギーとメモリの制約がある。
マルチコアニューロモルフィックプロセッサにおけるメモリ資源の使用を最小限に抑えるため,生物学的ニューラルネットワークに触発されたネットワーク設計手法を提案する。
本手法は,小型ネットワーク向けに最適化された新しいルーティング方式の設計と,それと同時に,小型ネットワークモデルのリソース割り当てを最適化するハードウェア対応配置アルゴリズムを提案する。
正準小世界ネットワークによるアルゴリズムの検証と、それに由来する他のネットワークに対する予備的な結果を示す。
関連論文リスト
- Graph Neural Networks for Learning Equivariant Representations of Neural Networks [55.04145324152541]
本稿では,ニューラルネットワークをパラメータの計算グラフとして表現することを提案する。
我々のアプローチは、ニューラルネットワークグラフを多種多様なアーキテクチャでエンコードする単一モデルを可能にする。
本稿では,暗黙的ニューラル表現の分類や編集など,幅広いタスクにおける本手法の有効性を示す。
論文 参考訳（メタデータ） (2024-03-18T18:01:01Z) - Design and development of opto-neural processors for simulation of
neural networks trained in image detection for potential implementation in
hybrid robotics [0.0]
リビングニューラルネットワークは、消費電力の低減、処理の高速化、生物学的リアリズムの利点を提供する。
本研究は,オプトジェネティクスによる精密アクティベーションを用いたSTDPベースのアルゴリズムを逆伝播させることにより,間接的に訓練されたシミュレーション型生きたニューラルネットワークを提案する。
論文 参考訳（メタデータ） (2024-01-17T04:42:49Z) - Contrastive-Signal-Dependent Plasticity: Self-Supervised Learning in Spiking Neural Circuits [61.94533459151743]
この研究は、スパイキングネットワークのシナプスを調整するための神経生物学的に動機づけられたスキームを設計することの課題に対処する。
我々の実験シミュレーションは、繰り返しスパイクネットワークを訓練する際、他の生物学的に証明可能なアプローチに対して一貫した優位性を示す。
論文 参考訳（メタデータ） (2023-03-30T02:40:28Z) - Spiking neural network for nonlinear regression [68.8204255655161]
スパイクニューラルネットワークは、メモリとエネルギー消費を大幅に削減する可能性を持っている。
彼らは、次世代のニューロモルフィックハードウェアによって活用できる時間的および神経的疎結合を導入する。
スパイキングニューラルネットワークを用いた回帰フレームワークを提案する。
論文 参考訳（メタデータ） (2022-10-06T13:04:45Z) - A hardware-software co-design approach to minimize the use of memory
resources in multi-core neuromorphic processors [5.391889175209394]
マルチコアニューロモーフィックプロセッサにおけるメモリ資源の使用を最小化するハードウェア・ソフトウェア共同設計手法を提案する。
本手法は,小型ネットワークに最適化された新しいルーティング方式の設計と,アプリケーション固有の新規なニューロモルフィックチップの設計ガイドラインを提供する。
論文 参考訳（メタデータ） (2022-03-01T17:59:55Z) - POPPINS : A Population-Based Digital Spiking Neuromorphic Processor with
Integer Quadratic Integrate-and-Fire Neurons [50.591267188664666]
2つの階層構造を持つ180nmプロセス技術において,集団に基づくディジタルスパイキングニューロモルフィックプロセッサを提案する。
提案手法は,生体模倣型ニューロモルフィックシステム,低消費電力,低遅延推論処理アプリケーションの開発を可能にする。
論文 参考訳（メタデータ） (2022-01-19T09:26:34Z) - Max and Coincidence Neurons in Neural Networks [0.07614628596146598]
ニューラルアーキテクチャサーチを用いて、最大ニューロンと偶然ニューロンのモデルを含むネットワークを最適化する。
我々は、信号処理ResNetを開発するために最適化ネットワークの構造、動作、ニューロンを分析する。
開発されたネットワークは、精度が平均2%向上し、さまざまなデータセットでネットワークサイズが25%向上した。
論文 参考訳（メタデータ） (2021-10-04T07:13:50Z) - An SMT-Based Approach for Verifying Binarized Neural Networks [1.4394939014120451]
本稿では,SMTを用いた二元化ニューラルネットワークの検証手法を提案する。
我々の手法の1つの新しい点は、二項化コンポーネントと非二項化コンポーネントの両方を含むニューラルネットワークの検証を可能にすることである。
我々は、この手法をマラブーフレームワークの拡張として実装し、一般的な二項化ニューラルネットワークアーキテクチャのアプローチを評価する。
論文 参考訳（メタデータ） (2020-11-05T16:21:26Z) - Stochastic Markov Gradient Descent and Training Low-Bit Neural Networks [77.34726150561087]
本稿では,量子化ニューラルネットワークのトレーニングに適用可能な離散最適化手法であるGradient Markov Descent (SMGD)を紹介する。
アルゴリズム性能の理論的保証と数値的な結果の促進を提供する。
論文 参考訳（メタデータ） (2020-08-25T15:48:15Z) - Spiking Neural Networks Hardware Implementations and Challenges: a
Survey [53.429871539789445]
スパイキングニューラルネットワークは、ニューロンとシナプスの操作原理を模倣する認知アルゴリズムである。
スパイキングニューラルネットワークのハードウェア実装の現状について述べる。
本稿では,これらのイベント駆動アルゴリズムの特性をハードウェアレベルで活用するための戦略について論じる。
論文 参考訳（メタデータ） (2020-05-04T13:24:00Z) - Structural plasticity on an accelerated analog neuromorphic hardware
system [0.46180371154032884]
我々は, プレ・グポストシナプスのパートナーを常に切り替えることにより, 構造的可塑性を達成するための戦略を提案する。
我々はこのアルゴリズムをアナログニューロモルフィックシステムBrainScaleS-2に実装した。
ネットワークトポロジを最適化する能力を示し、簡単な教師付き学習シナリオで実装を評価した。
論文 参考訳（メタデータ） (2019-12-27T10:15:58Z)
関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。
指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。