論文の概要: FPGA Hardware Acceleration for Feature-Based Relative Navigation Applications

• arxiv url: http://arxiv.org/abs/2210.09481v1
• Date: Tue, 18 Oct 2022 00:01:57 GMT
• ステータス: 処理完了
• システム内更新日: 2022-10-19 16:08:32.215969
• Title: FPGA Hardware Acceleration for Feature-Based Relative Navigation Applications
• Title（参考訳）: 機能ベース相対ナビゲーションアプリケーションのためのfpgaハードウェアアクセラレーション
• Authors: Ramchander Rao Bhaskara, Manoranjan Majji
• Abstract要約: 本稿では,パワーと資源制約を考慮したポーズ推定のための高性能アビオニクスについて述べる。 The Field-Programmable Gate Array (FPGA) based embedded architecture was developed to accelerate estimation of relative pose between the point-clouds。
• 参考スコア（独自算出の注目度）: 4.812718493682455
• License: http://creativecommons.org/licenses/by/4.0/
• Abstract: Estimation of rigid transformation between two point clouds is a computationally challenging problem in vision-based relative navigation. Targeting a real-time navigation solution utilizing point-cloud and image registration algorithms, this paper develops high-performance avionics for power and resource constrained pose estimation framework. A Field-Programmable Gate Array (FPGA) based embedded architecture is developed to accelerate estimation of relative pose between the point-clouds, aided by image features that correspond to the individual point sets. At algorithmic level, the pose estimation method is an adaptation of Optimal Linear Attitude and Translation Estimator (OLTAE) for relative attitude and translation estimation. At the architecture level, the proposed embedded solution is a hardware/software co-design that evaluates the OLTAE computations on the bare-metal hardware for high-speed state estimation. The finite precision FPGA evaluation of the OLTAE algorithm is compared with a double-precision evaluation on MATLAB for performance analysis and error quantification. Implementation results of the proposed finite-precision OLTAE accelerator demonstrate the high-performance compute capabilities of the FPGA-based pose estimation while offering relative numerical errors below 7%.
• Abstract（参考訳）: 2点雲間の剛性変換の推定は、視覚に基づく相対航法において計算的に難しい問題である。 本稿では,ポイントクラウドと画像登録アルゴリズムを活用したリアルタイムナビゲーションソリューションを目標とし,電力と資源制約されたポーズ推定のための高性能アビオニクスを開発した。 FPGA(Field-Programmable Gate Array)をベースとした組込みアーキテクチャは,各点集合に対応する画像特徴によって支援された,点雲間の相対的なポーズ推定を高速化する。 アルゴリズムレベルでは、ポーズ推定法は相対的な姿勢と翻訳推定のための最適線形姿勢・翻訳推定器(OLTAE)の適応である。 アーキテクチャレベルでは、提案する組込みソリューションは、高速状態推定のためにベアメタルハードウェア上のoltae計算を評価するハードウェア/ソフトウェア共同設計である。 OLTAEアルゴリズムの有限精度FPGA評価とMATLABの倍精度評価を比較し,性能解析と誤差定量化を行う。 提案する有限精度oltae加速器の実装結果から,fpgaに基づくポーズ推定の計算性能は7%以下となり,計算精度が向上した。

関連論文リスト

• Task-Oriented Real-time Visual Inference for IoVT Systems: A Co-design Framework of Neural Networks and Edge Deployment [61.20689382879937]
  タスク指向エッジコンピューティングは、データ分析をエッジにシフトすることで、この問題に対処する。 既存の手法は、高いモデル性能と低いリソース消費のバランスをとるのに苦労している。 ニューラルネットワークアーキテクチャを最適化する新しい協調設計フレームワークを提案する。
  論文  参考訳（メタデータ） (2024-10-29T19:02:54Z)
• Enhancing Dropout-based Bayesian Neural Networks with Multi-Exit on FPGA [20.629635991749808]
  本稿では,フィールドプログラマブルゲートアレイ(FPGA)ベースのアクセラレータを効率よく生成するアルゴリズムとハードウェアの共同設計フレームワークを提案する。 アルゴリズムレベルでは、計算とメモリのオーバーヘッドを低減した、新しいマルチエグジット・ドロップアウトベースのベイズNNを提案する。 ハードウェアレベルでは,提案する効率的なベイズNNのためのFPGAベースのアクセラレータを生成するための変換フレームワークを提案する。
  論文  参考訳（メタデータ） (2024-06-20T17:08:42Z)
• Implementation of the Principal Component Analysis onto High-Performance Computer Facilities for Hyperspectral Dimensionality Reduction: Results and Comparisons [0.0]
  本研究は,主成分分析(PCA)アルゴリズムを2種類の高性能デバイスに実装するものである。 得られた結果は,PCA アルゴリズムのフィールドプログラマブルゲートアレイ (FPGA) による実装と比較された。
  論文  参考訳（メタデータ） (2024-03-27T07:50:45Z)
• Check-Agnosia based Post-Processor for Message-Passing Decoding of Quantum LDPC Codes [3.4602940992970908]
  ハードウェアフレンドリーな方向性を持つ新しい後処理アルゴリズムを導入し、最先端技術と競合する誤り訂正性能を提供する。 FPGA基板上では,1マイクロ秒に近いレイテンシ値が得られることを示すとともに,ASIC実装においてより低いレイテンシ値が得られることを示す。
  論文  参考訳（メタデータ） (2023-10-23T14:51:22Z)
• Task-Oriented Sensing, Computation, and Communication Integration for Multi-Device Edge AI [108.08079323459822]
  本稿では,AIモデルの分割推論と統合センシング通信(ISAC)を併用した,新しいマルチインテリジェントエッジ人工レイテンシ(AI)システムについて検討する。 推定精度は近似的だが抽出可能な計量、すなわち判別利得を用いて測定する。
  論文  参考訳（メタデータ） (2022-07-03T06:57:07Z)
• The Probabilistic Normal Epipolar Constraint for Frame-To-Frame Rotation Optimization under Uncertain Feature Positions [53.478856119297284]
  特徴位置における異方性および不均一性を考慮した確率論的正規極性制約(PNEC)を導入する。 合成データの実験において、新しいPNECは元のNECよりも正確な回転推定値が得られることを示した。 我々は,提案手法を最先端のモノクロ回転専用オドメトリーシステムに統合し,実世界のKITTIデータセットに対して一貫した改良を行った。
  論文  参考訳（メタデータ） (2022-04-05T14:47:11Z)
• Scaling Quantum Approximate Optimization on Near-term Hardware [49.94954584453379]
  我々は、様々なレベルの接続性を持つハードウェアアーキテクチャのための最適化回路により、期待されるリソース要求のスケーリングを定量化する。 問題の大きさと問題グラフの次数で指数関数的に増大する。 これらの問題は、ハードウェア接続性の向上や、より少ない回路層で高い性能を達成するQAOAの変更によって緩和される可能性がある。
  論文  参考訳（メタデータ） (2022-01-06T21:02:30Z)
• Robust and Adaptive Temporal-Difference Learning Using An Ensemble of Gaussian Processes [70.80716221080118]
  本稿では、時間差学習(TD)による政策評価の世代的視点について考察する。 OS-GPTDアプローチは、状態-逆ペアのシーケンスを観測することにより、与えられたポリシーの値関数を推定するために開発された。 1つの固定カーネルに関連する限られた表現性を緩和するために、GP前の重み付けアンサンブル(E)を用いて代替のスキームを生成する。
  論文  参考訳（メタデータ） (2021-12-01T23:15:09Z)
• FasterPose: A Faster Simple Baseline for Human Pose Estimation [65.8413964785972]
  本稿では,高速ポーズ推定のためのLR表現を用いた費用対効果ネットワークの設計パラダイムであるFasterPoseを提案する。 我々は,FasterPoseのトレーニング挙動について検討し,収束を加速する新しい回帰クロスエントロピー(RCE)損失関数を定式化する。 従来のポーズ推定ネットワークと比較すると,FLOPの58%が減少し,精度が1.3%向上した。
  論文  参考訳（メタデータ） (2021-07-07T13:39:08Z)
• EQ-Net: A Unified Deep Learning Framework for Log-Likelihood Ratio Estimation and Quantization [25.484585922608193]
  EQ-Netは,データ駆動手法を用いてログ類似度(LLR)推定と量子化の両課題を解決する,最初の包括的フレームワークである。 広範な実験評価を行い,両タスクにおいて単一アーキテクチャが最先端の成果を達成できることを実証する。
  論文  参考訳（メタデータ） (2020-12-23T18:11:30Z)
• Maximum Likelihood Speed Estimation of Moving Objects in Video Signals [0.12891210250935145]
  ほとんどの現実的なシナリオでは、フレーム化された物体のイメージ平面への投射は、動的変化の影響を受けやすい。 提案手法は,対象物に影響を及ぼす周期的影響を減らし,無視することを目的とした,一連の前処理操作からなる。 ML推定法は、信頼性の高い結果を得るために利用されるような統合された統計ツールである。
  論文  参考訳（メタデータ） (2020-03-10T17:56:50Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。