Fugu-MT 論文翻訳(概要): Implementation of the Principal Component Analysis onto High-Performance Computer Facilities for Hyperspectral Dimensionality Reduction: Results and Comparisons

論文の概要: Implementation of the Principal Component Analysis onto High-Performance Computer Facilities for Hyperspectral Dimensionality Reduction: Results and Comparisons

arxiv url: http://arxiv.org/abs/2403.18321v1
Date: Wed, 27 Mar 2024 07:50:45 GMT
ステータス: 処理完了
システム内更新日: 2024-03-28 17:57:01.734700
Title: Implementation of the Principal Component Analysis onto High-Performance Computer Facilities for Hyperspectral Dimensionality Reduction: Results and Comparisons
Title（参考訳）: ハイパースペクトル次元化のための高性能計算機設備への主成分分析の適用:結果と比較
Authors: E. Martel, R. Lazcano, J. Lopez, D. Madroñal, R. Salvador, S. Lopez, E. Juarez, R. Guerra, C. Sanz, R. Sarmiento,
Abstract要約: 本研究は,主成分分析(PCA)アルゴリズムを2種類の高性能デバイスに実装するものである。得られた結果は,PCA アルゴリズムのフィールドプログラマブルゲートアレイ (FPGA) による実装と比較された。
参考スコア（独自算出の注目度）: 0.0
License: http://creativecommons.org/licenses/by/4.0/
Abstract: Dimensionality reduction represents a critical preprocessing step in order to increase the efficiency and the performance of many hyperspectral imaging algorithms. However, dimensionality reduction algorithms, such as the Principal Component Analysis (PCA), suffer from their computationally demanding nature, becoming advisable for their implementation onto high-performance computer architectures for applications under strict latency constraints. This work presents the implementation of the PCA algorithm onto two different high-performance devices, namely, an NVIDIA Graphics Processing Unit (GPU) and a Kalray manycore, uncovering a highly valuable set of tips and tricks in order to take full advantage of the inherent parallelism of these high-performance computing platforms, and hence, reducing the time that is required to process a given hyperspectral image. Moreover, the achieved results obtained with different hyperspectral images have been compared with the ones that were obtained with a field programmable gate array (FPGA)-based implementation of the PCA algorithm that has been recently published, providing, for the first time in the literature, a comprehensive analysis in order to highlight the pros and cons of each option.
Abstract（参考訳）: 次元の低減は、多くのハイパースペクトルイメージングアルゴリズムの効率と性能を高めるために重要な前処理ステップである。しかし、主成分分析(PCA)のような次元減少アルゴリズムは、計算に要求される性質に悩まされ、厳密なレイテンシ制約下でのアプリケーションのための高性能なコンピュータアーキテクチャへの実装が推奨される。この研究は、PCAアルゴリズムをNVIDIA Graphics Processing Unit(GPU)とKalray manycoreという2つの異なる高性能デバイスに実装し、これらの高性能コンピューティングプラットフォーム固有の並列性を最大限に活用するために、非常に価値のあるヒントとトリックを発見した。さらに、異なるハイパースペクトル画像を用いて得られた成果を、最近発表されたPCAアルゴリズムのフィールドプログラマブルゲートアレイ(FPGA)ベースの実装と比較し、各オプションの長所と短所を強調するための総合的な分析を行った。

関連論文リスト

AUCSeg: AUC-oriented Pixel-level Long-tail Semantic Segmentation [88.50256898176269]
画素レベルのAUC損失関数を開発し,アルゴリズムの一般化能力に関する依存性グラフに基づく理論的解析を行う。また、重要なメモリ需要を管理するために、Tail-Classes Memory Bankを設計する。
論文参考訳（メタデータ） (2024-09-30T15:31:02Z)
Benchmarking End-To-End Performance of AI-Based Chip Placement Algorithms [77.71341200638416]
ChiPBenchはAIベースのチップ配置アルゴリズムの有効性を評価するために設計されたベンチマークである。評価のために、さまざまなドメイン(CPU、GPU、マイクロコントローラなど)から20の回路を集めました。その結果, 単点アルゴリズムの中間距離が支配的であったとしても, 最終的なPPA結果は満足できないことがわかった。
論文参考訳（メタデータ） (2024-07-03T03:29:23Z)
Check-Agnosia based Post-Processor for Message-Passing Decoding of Quantum LDPC Codes [3.4602940992970908]
ハードウェアフレンドリーな方向性を持つ新しい後処理アルゴリズムを導入し、最先端技術と競合する誤り訂正性能を提供する。 FPGA基板上では,1マイクロ秒に近いレイテンシ値が得られることを示すとともに,ASIC実装においてより低いレイテンシ値が得られることを示す。
論文参考訳（メタデータ） (2023-10-23T14:51:22Z)
AxOMaP: Designing FPGA-based Approximate Arithmetic Operators using Mathematical Programming [2.898055875927704]
FPGAの近似演算子を合成するための,データ解析による数学的プログラミングに基づく手法を提案する。具体的には、特徴量データの相関解析の結果に基づいて、混合整数の2次制約付きプログラムを定式化する。従来の進化的アルゴリズムによる最適化と比較して,PPAとBEHAVの併用最適化において,ハイパーボリュームの最大21%の改善が報告されている。
論文参考訳（メタデータ） (2023-09-23T18:23:54Z)
FPGA Hardware Acceleration for Feature-Based Relative Navigation Applications [4.812718493682455]
本稿では,パワーと資源制約を考慮したポーズ推定のための高性能アビオニクスについて述べる。 The Field-Programmable Gate Array (FPGA) based embedded architecture was developed to accelerate estimation of relative pose between the point-clouds。
論文参考訳（メタデータ） (2022-10-18T00:01:57Z)
Hyperparameter optimization of data-driven AI models on HPC systems [0.0]
この作業は、AIとHPCのクロスメソッドを活用するデータ駆動型ユースケースに関するRAISEの取り組みの一環だ。高エネルギー物理におけるマシンラーニング粒子再構成の場合,ASHAアルゴリズムとベイジアン最適化を組み合わせることで,解析されたアルゴリズムから得られた計算資源あたりの性能が最大になることがわかった。
論文参考訳（メタデータ） (2022-03-02T14:02:59Z)
A Graph Deep Learning Framework for High-Level Synthesis Design Space Exploration [11.154086943903696]
High-Level Synthesisは、アプリケーション固有の高速プロトタイピングのためのソリューションである。本稿では,加速性能とハードウェアコストを共同で予測するグラフニューラルネットワークHLSを提案する。提案手法は,一般的なシミュレータと同等の精度で予測できることを示す。
論文参考訳（メタデータ） (2021-11-29T18:17:45Z)
Fully Quantized Image Super-Resolution Networks [81.75002888152159]
効率と精度を両立させるためのフル量子化画像超解像フレームワーク(FQSR)を提案する。我々は、SRResNet、SRGAN、EDSRを含む複数の主流超解像アーキテクチャに量子化スキームを適用した。低ビット量子化を用いたFQSRは、5つのベンチマークデータセットの完全精度と比較すると、パー性能で実現できる。
論文参考訳（メタデータ） (2020-11-29T03:53:49Z)
Adaptive pruning-based optimization of parameterized quantum circuits [62.997667081978825]
Variisyハイブリッド量子古典アルゴリズムは、ノイズ中間量子デバイスの使用を最大化する強力なツールである。我々は、変分量子アルゴリズムで使用されるそのようなアンサーゼを「効率的な回路訓練」(PECT)と呼ぶ戦略を提案する。すべてのアンサッツパラメータを一度に最適化する代わりに、PECTは一連の変分アルゴリズムを起動する。
論文参考訳（メタデータ） (2020-10-01T18:14:11Z)
Approximation Algorithms for Sparse Principal Component Analysis [57.5357874512594]
主成分分析(PCA)は、機械学習と統計学において広く使われている次元削減手法である。スパース主成分分析(Sparse principal Component Analysis)と呼ばれる,スパース主成分負荷を求める様々な手法が提案されている。本研究では,SPCA問題に対するしきい値の精度,時間,近似アルゴリズムを提案する。
論文参考訳（メタデータ） (2020-06-23T04:25:36Z)
MPLP++: Fast, Parallel Dual Block-Coordinate Ascent for Dense Graphical Models [96.1052289276254]
この研究は、人気のあるDual Block-Coordinate Ascent原則に基づく新しいMAP-solverを導入している。驚いたことに、性能の低い解法に小さな変更を加えることで、既存の解法を大きなマージンで大幅に上回る新しい解法MPLP++を導出します。
論文参考訳（メタデータ） (2020-04-16T16:20:53Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。