論文の概要: Resource-constrained FPGA Design for Satellite Component Feature Extraction

• arxiv url: http://arxiv.org/abs/2301.09055v1
• Date: Sun, 22 Jan 2023 04:49:04 GMT
• ステータス: 翻訳完了
• システム内更新日: 2023-01-24 15:03:15.217976
• Title: Resource-constrained FPGA Design for Satellite Component Feature Extraction
• Title（参考訳）: 衛星成分特徴抽出のための資源制約FPGA設計
• Authors: Andrew Ekblad and Trupti Mahendrakar and Ryan T. White and Markus Wilde and Isaac Silver and Brooke Wheeler
• Abstract要約: 本研究では,資源制約付きFPGA上に展開可能なニューラルネットワークに基づく物体検出アルゴリズムを提案する。 ハードウェア・イン・ザ・ループの実験はフロリダ工科大学のORION Maneuver Kinematics Simulatorで行われた。 その結果、FPGAの実装によりスループットが向上し、同等の精度を維持しながらレイテンシが低下することがわかった。
• 参考スコア（独自算出の注目度）: 0.0
• License: http://creativecommons.org/licenses/by/4.0/
• Abstract: The effective use of computer vision and machine learning for on-orbit applications has been hampered by limited computing capabilities, and therefore limited performance. While embedded systems utilizing ARM processors have been shown to meet acceptable but low performance standards, the recent availability of larger space-grade field programmable gate arrays (FPGAs) show potential to exceed the performance of microcomputer systems. This work proposes use of neural network-based object detection algorithm that can be deployed on a comparably resource-constrained FPGA to automatically detect components of non-cooperative, satellites on orbit. Hardware-in-the-loop experiments were performed on the ORION Maneuver Kinematics Simulator at Florida Tech to compare the performance of the new model deployed on a small, resource-constrained FPGA to an equivalent algorithm on a microcomputer system. Results show the FPGA implementation increases the throughput and decreases latency while maintaining comparable accuracy. These findings suggest future missions should consider deploying computer vision algorithms on space-grade FPGAs.
• Abstract（参考訳）: 軌道上のアプリケーションに対するコンピュータビジョンと機械学習の効果的な利用は、限られたコンピューティング能力によって妨げられ、それゆえ性能が制限されている。 ARMプロセッサを用いた組み込みシステムは許容されるが性能が低いことが示されているが、最近のスペースグレードのフィールドプログラマブルゲートアレイ(FPGA)は、マイクロコンピュータシステムの性能を上回る可能性を示している。 本研究では、資源制約のあるFPGA上に展開可能なニューラルネットワークベースの物体検出アルゴリズムを用いて、軌道上の非協調衛星のコンポーネントを自動的に検出する手法を提案する。 フロリダ工科大学の orion maneuver kinematics simulator でハードウェア・イン・ザ・ループ実験を行い、小型のリソース制約付きfpga上にデプロイされた新しいモデルの性能をマイクロコンピュータシステム上の同等のアルゴリズムと比較した。 その結果、FPGAの実装によりスループットが向上し、同等の精度を維持しながらレイテンシが低下することがわかった。 これらの結果は、将来のミッションはコンピュータビジョンアルゴリズムをスペースグレードfpgaに配置することを検討するべきであることを示唆している。

関連論文リスト

• Enhancing Dropout-based Bayesian Neural Networks with Multi-Exit on FPGA [20.629635991749808]
  本稿では,フィールドプログラマブルゲートアレイ(FPGA)ベースのアクセラレータを効率よく生成するアルゴリズムとハードウェアの共同設計フレームワークを提案する。 アルゴリズムレベルでは、計算とメモリのオーバーヘッドを低減した、新しいマルチエグジット・ドロップアウトベースのベイズNNを提案する。 ハードウェアレベルでは,提案する効率的なベイズNNのためのFPGAベースのアクセラレータを生成するための変換フレームワークを提案する。
  論文  参考訳（メタデータ） (2024-06-20T17:08:42Z)
• Fast Neural Network Inference on FPGAs for Triggering on Long-Lived Particles at Colliders [0.0]
  本研究では,中性長寿命粒子が検出器体積内で崩壊する事象を選択するための2つの機械学習アルゴリズムを提案する。 提案したアルゴリズムは, ベンチマークのシナリオにおいて有効であることが証明され, FPGAカード上での高速化では精度が劣化しないことが判明した。
  論文  参考訳（メタデータ） (2023-07-11T10:17:57Z)
• Reconfigurable Distributed FPGA Cluster Design for Deep Learning Accelerators [59.11160990637615]
  エッジコンピューティングアプリケーション用に設計された低消費電力組み込みFPGAに基づく分散システムを提案する。 提案システムは,様々なニューラルネットワーク(NN)モデルを同時に実行し,パイプライン構造にグラフを配置し,NNグラフの最も計算集約的な層により大きなリソースを手動で割り当てる。
  論文  参考訳（メタデータ） (2023-05-24T16:08:55Z)
• End-to-end codesign of Hessian-aware quantized neural networks for FPGAs and ASICs [49.358119307844035]
  我々は、共設計ニューラルネットワーク(NN)のトレーニングと実装のためのエンドツーエンドワークフローを開発する。 これにより、ハードウェアにおける効率的なNN実装が、非専門家に、単一のオープンソースワークフローでアクセスできるようになる。 大型ハドロン衝突型加速器(LHC)の40MHz衝突速度で動作しなければならないトリガー決定を含む粒子物理学アプリケーションにおけるワークフローを実演する。 シミュレーションLHC陽子-陽子衝突における高速粒子ジェット用混合精度NNを実装した。
  論文  参考訳（メタデータ） (2023-04-13T18:00:01Z)
• HARFLOW3D: A Latency-Oriented 3D-CNN Accelerator Toolflow for HAR on FPGA Devices [71.45672882756001]
  本研究では,3次元畳み込みニューラルネットワークをFPGAにマッピングするための,新しいストリーミングアーキテクチャベースのツールフローを提案する。 HARFLOW3Dツールフローは、ONNXフォーマットで3D CNNを入力し、FPGAの特性を記述する。 ツールフローが幅広いモデルやデバイスをサポートする能力は、様々な3D CNNとFPGAシステムペアに関する数多くの実験を通して示される。
  論文  参考訳（メタデータ） (2023-03-30T08:25:27Z)
• PCBDet: An Efficient Deep Neural Network Object Detection Architecture for Automatic PCB Component Detection on the Edge [48.7576911714538]
  PCBDetは、最先端の推論スループットを提供するアテンションコンデンサネットワーク設計である。 他の最先端のアーキテクチャ設計に比べて優れたPCBコンポーネント検出性能を実現している。
  論文  参考訳（メタデータ） (2023-01-23T04:34:25Z)
• LL-GNN: Low Latency Graph Neural Networks on FPGAs for High Energy Physics [45.666822327616046]
  本研究は,粒子検出器のための低グラフニューラルネットワーク(LL-GNN)設計のための新しい再構成可能なアーキテクチャを提案する。 LL-GNNの設計は、洗練されたアルゴリズムが実験データを効率的に処理できるようにすることで、次世代のトリガーシステムを進化させる。
  論文  参考訳（メタデータ） (2022-09-28T12:55:35Z)
• FPGA-optimized Hardware acceleration for Spiking Neural Networks [69.49429223251178]
  本研究は,画像認識タスクに適用したオフライントレーニングによるSNN用ハードウェアアクセラレータの開発について述べる。 この設計はXilinx Artix-7 FPGAをターゲットにしており、利用可能なハードウェアリソースの40%を合計で使用している。 分類時間を3桁に短縮し、ソフトウェアと比較すると精度にわずか4.5%の影響を与えている。
  論文  参考訳（メタデータ） (2022-01-18T13:59:22Z)
• Multiplierless MP-Kernel Machine For Energy-efficient Edge Devices [6.335302509003343]
  マルチプライアレスカーネルマシンを設計するための新しいフレームワークを提案する。 このフレームワークは、マージン伝播(MP)技術に基づいて、ピースワイズ線形(PWL)近似を使用する。 本研究では,FPGA(Field Programmable Gate Array)プラットフォーム向けに最適化されたハードウェアフレンドリーなMPベースの推論とオンライントレーニングアルゴリズムを提案する。
  論文  参考訳（メタデータ） (2021-06-03T16:06:08Z)
• Accelerated Charged Particle Tracking with Graph Neural Networks on FPGAs [0.0]
  グラフニューラルネットワークに基づく荷電粒子追跡のためのアルゴリズムのFPGA実装を開発し,研究する。 CPUベースの実行の大幅な高速化が可能であり、将来的にはそのようなアルゴリズムを効果的に利用できるようになる可能性がある。
  論文  参考訳（メタデータ） (2020-11-30T18:17:43Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。