論文の概要: Resource-constrained FPGA Design for Satellite Component Feature Extraction

• arxiv url: http://arxiv.org/abs/2301.09055v1
• Date: Sun, 22 Jan 2023 04:49:04 GMT
• ステータス: 処理完了
• システム内更新日: 2023-01-24 15:03:15.217976
• Title: Resource-constrained FPGA Design for Satellite Component Feature Extraction
• Title（参考訳）: 衛星成分特徴抽出のための資源制約FPGA設計
• Authors: Andrew Ekblad and Trupti Mahendrakar and Ryan T. White and Markus Wilde and Isaac Silver and Brooke Wheeler
• Abstract要約: 本研究では,資源制約付きFPGA上に展開可能なニューラルネットワークに基づく物体検出アルゴリズムを提案する。 ハードウェア・イン・ザ・ループの実験はフロリダ工科大学のORION Maneuver Kinematics Simulatorで行われた。 その結果、FPGAの実装によりスループットが向上し、同等の精度を維持しながらレイテンシが低下することがわかった。
• 参考スコア（独自算出の注目度）: 0.0
• License: http://creativecommons.org/licenses/by/4.0/
• Abstract: The effective use of computer vision and machine learning for on-orbit applications has been hampered by limited computing capabilities, and therefore limited performance. While embedded systems utilizing ARM processors have been shown to meet acceptable but low performance standards, the recent availability of larger space-grade field programmable gate arrays (FPGAs) show potential to exceed the performance of microcomputer systems. This work proposes use of neural network-based object detection algorithm that can be deployed on a comparably resource-constrained FPGA to automatically detect components of non-cooperative, satellites on orbit. Hardware-in-the-loop experiments were performed on the ORION Maneuver Kinematics Simulator at Florida Tech to compare the performance of the new model deployed on a small, resource-constrained FPGA to an equivalent algorithm on a microcomputer system. Results show the FPGA implementation increases the throughput and decreases latency while maintaining comparable accuracy. These findings suggest future missions should consider deploying computer vision algorithms on space-grade FPGAs.
• Abstract（参考訳）: 軌道上のアプリケーションに対するコンピュータビジョンと機械学習の効果的な利用は、限られたコンピューティング能力によって妨げられ、それゆえ性能が制限されている。 ARMプロセッサを用いた組み込みシステムは許容されるが性能が低いことが示されているが、最近のスペースグレードのフィールドプログラマブルゲートアレイ(FPGA)は、マイクロコンピュータシステムの性能を上回る可能性を示している。 本研究では、資源制約のあるFPGA上に展開可能なニューラルネットワークベースの物体検出アルゴリズムを用いて、軌道上の非協調衛星のコンポーネントを自動的に検出する手法を提案する。 フロリダ工科大学の orion maneuver kinematics simulator でハードウェア・イン・ザ・ループ実験を行い、小型のリソース制約付きfpga上にデプロイされた新しいモデルの性能をマイクロコンピュータシステム上の同等のアルゴリズムと比較した。 その結果、FPGAの実装によりスループットが向上し、同等の精度を維持しながらレイテンシが低下することがわかった。 これらの結果は、将来のミッションはコンピュータビジョンアルゴリズムをスペースグレードfpgaに配置することを検討するべきであることを示唆している。

関連論文リスト

• FireFly: A High-Throughput and Reconfigurable Hardware Accelerator for Spiking Neural Networks [4.187225766373149]
  スパイキングニューラルネットワーク(SNN)は、強い生物学的解釈性と高エネルギー効率のために広く利用されている。 フィールドプログラマブルゲートアレイ(FPGA)のためのほとんどのSNNハードウェア実装は、演算やメモリ効率の要求を満たすことができない。 発火ニューロンから発生するスパイクをオンザフライ(FireFly)で処理できるFPGAアクセラレータを提案する。
  論文  参考訳（メタデータ） (2023-01-05T04:28:07Z)
• LL-GNN: Low Latency Graph Neural Networks on FPGAs for Particle Detectors [58.92603213419668]
  本研究は,粒子検出器に特化した低レイテンシグラフニューラルネットワーク(GNN)設計のための,新しい再構成可能なアーキテクチャを提案する。 この低レイテンシGNNハードウェアアーキテクチャのためのカスタマイズ可能なテンプレートが設計され、オープンソース化されている。 評価結果から,FPGA実装は最大24倍高速で,GPU実装の最大45倍の消費電力を消費することがわかった。
  論文  参考訳（メタデータ） (2022-09-28T12:55:35Z)
• Adaptable Butterfly Accelerator for Attention-based NNs via Hardware and Algorithm Co-design [66.39546326221176]
  多くのAIタスクにおいて、注意に基づくニューラルネットワークが普及している。 注意機構とフィードフォワードネットワーク(FFN)の使用は、過剰な計算とメモリ資源を必要とする。 本稿では,注目機構とFFNの両方を近似するために,バタフライの分散パターンを統一したハードウェアフレンドリーな変種を提案する。
  論文  参考訳（メタデータ） (2022-09-20T09:28:26Z)
• Open-source FPGA-ML codesign for the MLPerf Tiny Benchmark [11.575901540758574]
  我々は,フィールドプログラマブルゲートアレイ(FPGA)プラットフォーム上でのTiny Inference Benchmarkの開発経験を示す。 我々は、FPGA上で最適化されたニューラルネットワークのAIハードウェアコーデックを民主化することを目的として、オープンソースのhls4mlとFINN perJを使用している。 ソリューションはシステムオンチップ(Pynq-Z2)と純粋なFPGA(Arty A7-100T)プラットフォームにデプロイされる。
  論文  参考訳（メタデータ） (2022-06-23T15:57:17Z)
• FPGA-based AI Smart NICs for Scalable Distributed AI Training Systems [62.20308752994373]
  我々は、フィールドプログラマブルゲートアレイ(FPGA)を用いた分散AI訓練システムのための新しいスマートネットワークインタフェースカード(NIC)を提案する。 提案するFPGAベースのAIスマートNICは,従来のNICを用いたベースラインシステムと比較して,6ノードで1.6倍,32ノードで2.5倍の性能向上が期待できる。
  論文  参考訳（メタデータ） (2022-04-22T21:57:00Z)
• Deep Learning for Real Time Satellite Pose Estimation on Low Power Edge TPU [58.720142291102135]
  本稿では,ニューラルネットワークアーキテクチャを利用したポーズ推定ソフトウェアを提案する。 我々は、低消費電力の機械学習アクセラレーターが宇宙での人工知能の活用を可能にしていることを示す。
  論文  参考訳（メタデータ） (2022-04-07T08:53:18Z)
• FPGA-optimized Hardware acceleration for Spiking Neural Networks [69.49429223251178]
  本研究は,画像認識タスクに適用したオフライントレーニングによるSNN用ハードウェアアクセラレータの開発について述べる。 この設計はXilinx Artix-7 FPGAをターゲットにしており、利用可能なハードウェアリソースの40%を合計で使用している。 分類時間を3桁に短縮し、ソフトウェアと比較すると精度にわずか4.5%の影響を与えている。
  論文  参考訳（メタデータ） (2022-01-18T13:59:22Z)
• Multiplierless MP-Kernel Machine For Energy-efficient Edge Devices [6.335302509003343]
  マルチプライアレスカーネルマシンを設計するための新しいフレームワークを提案する。 このフレームワークは、マージン伝播(MP)技術に基づいて、ピースワイズ線形(PWL)近似を使用する。 本研究では,FPGA(Field Programmable Gate Array)プラットフォーム向けに最適化されたハードウェアフレンドリーなMPベースの推論とオンライントレーニングアルゴリズムを提案する。
  論文  参考訳（メタデータ） (2021-06-03T16:06:08Z)
• Towards AIOps in Edge Computing Environments [60.27785717687999]
  本稿では,異種分散環境に適用可能なaiopsプラットフォームのシステム設計について述べる。 高頻度でメトリクスを収集し、エッジデバイス上で特定の異常検出アルゴリズムを直接実行することが可能である。
  論文  参考訳（メタデータ） (2021-02-12T09:33:00Z)
• Accelerated Charged Particle Tracking with Graph Neural Networks on FPGAs [0.0]
  グラフニューラルネットワークに基づく荷電粒子追跡のためのアルゴリズムのFPGA実装を開発し,研究する。 CPUベースの実行の大幅な高速化が可能であり、将来的にはそのようなアルゴリズムを効果的に利用できるようになる可能性がある。
  論文  参考訳（メタデータ） (2020-11-30T18:17:43Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。