論文の概要: Relaxing Hardware Requirements for Surface Code Circuits using
Time-dynamics
- arxiv url: http://arxiv.org/abs/2302.02192v1
- Date: Sat, 4 Feb 2023 16:35:42 GMT
- ステータス: 処理完了
- システム内更新日: 2023-02-07 19:38:34.060110
- Title: Relaxing Hardware Requirements for Surface Code Circuits using
Time-dynamics
- Title(参考訳): 時間力学を用いた表面符号回路のハードウェア要件の緩和
- Authors: Matt McEwen, Dave Bacon, Craig Gidney
- Abstract要約: 静的QEC符号を回路に分解する代わりに,時間動的QEC回路を直接設計する。
正方形格子の代わりに六角形格子上に埋め込むことができる新しい回路を提案する。
これらの構造は全て、追加の密閉ゲート層を使用しず、本質的に同じ論理的性能を示す。
- 参考スコア(独自算出の注目度): 0.3222802562733786
- License: http://creativecommons.org/licenses/by/4.0/
- Abstract: The typical time-independent view of quantum error correction (QEC) codes
hides significant freedom in the decomposition into circuits that are
executable on hardware. Using the concept of detecting regions, we design
time-dynamic QEC circuits directly instead of designing static QEC codes to
decompose into circuits. In particular, we improve on the standard circuit
constructions for the surface code, presenting new circuits that can embed on a
hexagonal grid instead of a square grid, that can use ISWAP gates instead of
CNOT or CZ gates, that can exchange qubit data and measure roles, and that move
logical patches around the physical qubit grid while executing. All these
constructions use no additional entangling gate layers and display essentially
the same logical performance, having teraquop footprints within 25% of the
standard surface code circuit. We expect these circuits to be of great interest
to quantum hardware engineers, because they achieve essentially the same
logical performance as standard surface code circuits while relaxing demands on
hardware.
- Abstract(参考訳): 量子誤り訂正(QEC)符号の典型的な時間依存ビューは、ハードウェア上で実行可能な回路への分解においてかなりの自由を隠蔽する。
領域検出の概念を用いて、静的QEC符号を回路に分解する代わりに、時間動的QEC回路を直接設計する。
特に、曲面符号の標準的な回路構成を改善し、正方形格子の代わりに六角形格子に埋め込み、CNOTやCZゲートの代わりにISWAPゲートを使用し、量子ビットデータを交換して役割を計測し、実行中に物理量子ビットグリッドの周りに論理的パッチを移動させる新しい回路を提示する。
これらの構造は全て追加のエンタングルゲート層を使用しず、基本的に同じ論理的性能を示し、標準的なサーフェスコード回路の25%以内のテラクオプフットプリントを有する。
これらの回路は、ハードウェアの需要を緩和しながら、標準的なサーフェスコード回路と本質的に同じ論理性能を達成するため、量子ハードウェアエンジニアにとって大きな関心を持つだろう。
関連論文リスト
- An Architecture for Improved Surface Code Connectivity in Neutral Atoms [3.3186866268167146]
我々は、中性原子配列からなる量子コンピュータに対処し、ハードウェアの物理的接続をより高い論理接続に変換する表面コードアーキテクチャを設計する。
通常の格子手術と比較すると、これは量子ビット全体のフットプリントと実行時間を削減し、小型のQEC回路に必要な時空オーバーヘッドを低減させる。
本稿では, 物理原子移動方式を用いて, 近接する葉柄群における量子ビット間の全接続を可能とし, 大規模回路に対して高い接続ルーティング空間を創出する, 層間格子手術を提案する。
論文 参考訳(メタデータ) (2023-09-24T00:10:47Z) - CktGNN: Circuit Graph Neural Network for Electronic Design Automation [67.29634073660239]
本稿では,回路トポロジ生成とデバイスサイズを同時に行う回路グラフニューラルネットワーク(CktGNN)を提案する。
オープンサーキットベンチマーク(OCB: Open Circuit Benchmark)は、オープンソースのデータセットで、10ドル(約10万円)の異なるオペレーショナルアンプを含む。
我々の研究は、アナログ回路のための学習ベースのオープンソース設計自動化への道を開いた。
論文 参考訳(メタデータ) (2023-08-31T02:20:25Z) - Measurement-free fault-tolerant quantum error correction in near-term
devices [0.0]
キュービットを測定する必要なしにQECサイクルを実行するための新しいスキームを提供する。
フラグキュービットベースのECサイクルと比較して,提案方式の論理的故障率をベンチマークする。
イオントラップや中性原子をツイーザーアレイで実装する方法について概説する。
論文 参考訳(メタデータ) (2023-07-25T07:22:23Z) - Single-Step Parity Check Gate Set for Quantum Error Correction [0.0]
有効量子誤り補正スキームの鍵となる要件は、物理量子ビットが一定の閾値未満の誤差率を持つことである。
我々は、QECコードは普遍論理ゲートを必要としないが、誤り検出と修正の唯一のタスクを実行するために単純化できるという知見を利用する。
本稿では, プロセス行列の物理的測定をQEC解析でよく用いられる抽象的誤りモデルにリンクして, これらのゲートの誤り挙動の構築と検証を行う厳密な形式について述べる。
論文 参考訳(メタデータ) (2023-06-15T04:24:56Z) - A High Performance Compiler for Very Large Scale Surface Code
Computations [51.61644300572385]
大規模量子誤り訂正のための最初の高性能コンパイラを提案する。
任意の量子回路を格子手術に基づく表面符号演算に変換する。
コンパイラは、物理デバイスのリアルタイム操作に向けられた速度で、ストリーミングパイプラインを使用して数百万のゲートを処理することができる。
論文 参考訳(メタデータ) (2023-02-05T19:06:49Z) - Efficient Quantum Circuit Design with a Standard Cell Approach [49.88310438099143]
従来の回路設計から借用した標準セルアプローチを用いて量子回路を設計する。
私たちの標準セルは汎用的で、あらゆる種類の量子回路で使用できます。
我々は、レイアウト対応ルーティングをサポートする標準セルが、量子回路コンパイルのための非常に大規模な方法への道を開くことを結論付けている。
論文 参考訳(メタデータ) (2022-06-10T10:54:46Z) - Machine Learning Optimization of Quantum Circuit Layouts [63.55764634492974]
本稿では量子回路マッピングQXXとその機械学習バージョンQXX-MLPを紹介する。
後者は、レイアウトされた回路の深さが小さくなるように最適なQXXパラメータ値を自動的に推論する。
近似を用いてレイアウト法を学習可能な経験的証拠を提示する。
論文 参考訳(メタデータ) (2020-07-29T05:26:19Z) - Efficient simulatability of continuous-variable circuits with large
Wigner negativity [62.997667081978825]
ウィグナー負性性は、いくつかの量子計算アーキテクチャにおいて計算上の優位性に必要な資源であることが知られている。
我々は、大きく、おそらくは有界で、ウィグナー負性を示し、しかし古典的に効率的にシミュレートできる回路の広大な族を同定する。
我々は,高次元離散可変量子回路のシミュラビリティとボソニック符号とのリンクを確立することにより,本結果の導出を行う。
論文 参考訳(メタデータ) (2020-05-25T11:03:42Z) - Hardware-Encoding Grid States in a Non-Reciprocal Superconducting
Circuit [62.997667081978825]
本稿では、非相互デバイスと、基底空間が2倍縮退し、基底状態がGottesman-Kitaev-Preskill(GKP)符号の近似符号であるジョセフソン接合からなる回路設計について述べる。
この回路は、電荷やフラックスノイズなどの超伝導回路の一般的なノイズチャネルに対して自然に保護されており、受動的量子誤差補正に使用できることを示唆している。
論文 参考訳(メタデータ) (2020-02-18T16:45:09Z)
関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。
指定された論文の情報です。
本サイトの運営者は本サイト(すべての情報・翻訳含む)の品質を保証せず、本サイト(すべての情報・翻訳含む)を使用して発生したあらゆる結果について一切の責任を負いません。