Fugu-MT 論文翻訳(概要): A Novel Fault-Tolerant Logic Style with Self-Checking Capability

論文の概要: A Novel Fault-Tolerant Logic Style with Self-Checking Capability

arxiv url: http://arxiv.org/abs/2306.00844v1
Date: Wed, 31 May 2023 12:21:53 GMT
ステータス: 処理完了
システム内更新日: 2023-06-02 14:47:36.165675
Title: A Novel Fault-Tolerant Logic Style with Self-Checking Capability
Title（参考訳）: 自己チェッキング機能を有する新しいフォールトトレラント論理式
Authors: Mahdi Taheri, Saeideh Sheikhpour, Ali Mahani, and Maksim Jenihhin
Abstract要約: 本稿では,論理レベルでハードウェアの信頼性を高めるための自己チェック機能を備えた新しい論理形式を提案する。提案した論理セルは2レールのインプット/アウトプットを持ち,出力の各レールの機能は耐故障性回路の構築を可能にする。
参考スコア（独自算出の注目度）: 0.0
License: http://creativecommons.org/licenses/by-nc-nd/4.0/
Abstract: We introduce a novel logic style with self-checking capability to enhance hardware reliability at logic level. The proposed logic cells have two-rail inputs/outputs, and the functionality for each rail of outputs enables construction of faulttolerant configurable circuits. The AND and OR gates consist of 8 transistors based on CNFET technology, while the proposed XOR gate benefits from both CNFET and low-power MGDI technologies in its transistor arrangement. To demonstrate the feasibility of our new logic gates, we used an AES S-box implementation as the use case. The extensive simulation results using HSPICE indicate that the case-study circuit using on proposed gates has superior speed and power consumption compared to other implementations with error-detection capability
Abstract（参考訳）: 論理レベルでハードウェアの信頼性を高めるための自己チェック機能を備えた新しい論理形式を導入する。提案する論理セルは2レールの入出力を持ち、出力の各レールの機能はフォールトトレラントな構成可能な回路の構築を可能にする。 ANDゲートとORゲートは、CNFET技術に基づく8個のトランジスタで構成され、提案されたXORゲートは、CNFET技術と低消費電力MGDI技術の両方のトランジスタ配置による利点がある。新しい論理ゲートの実現可能性を示すために、AES S-box実装をユースケースとして使用しました。 hspiceを用いた大規模シミュレーション結果から,提案ゲートを用いたケーススタディ回路は,誤差検出性能を持つ他の実装と比較して,速度と消費電力に優れることがわかった。

関連論文リスト

Convolutional Differentiable Logic Gate Networks [68.74313756770123]
本稿では,論理ゲートネットワークを微分緩和により直接学習する手法を提案する。私たちはこのアイデアに基づいて、深い論理ゲートツリーの畳み込みと論理ORプーリングによってそれを拡張します。 CIFAR-10では、6100万の論理ゲートのみを使用して86.29%の精度を実現し、SOTAよりも29倍の精度で改善した。
論文参考訳（メタデータ） (2024-11-07T14:12:00Z)
Efficient fault-tolerant code switching via one-way transversal CNOT gates [0.0]
スイッチングゲートのみを用いることで、FT回路設計の制約を尊重するコードスキームを提案する。我々は、既存の量子プロセッサの動作に適した低距離カラーコードへのスキームの適用を解析する。論理的補助量子ビットが十分に確実に準備できることを前提として、このスキームを大規模な並列化でどのように実装できるかを論じる。
論文参考訳（メタデータ） (2024-09-20T12:54:47Z)
Logic Synthesis Optimization with Predictive Self-Supervision via Causal Transformers [19.13500546022262]
LSOformerは、自動回帰トランスフォーマーモデルと予測SSLを利用して、結果の質の軌道(QoR)を予測する新しいアプローチである。 LSOformerは、クロスアテンションモジュールを統合して、回路グラフと最適化シーケンスからの洞察をマージし、QoRメトリクスの予測精度を向上させる。
論文参考訳（メタデータ） (2024-09-16T18:45:07Z)
Circuit Transformer: End-to-end Circuit Design by Predicting the Next Gate [20.8279111910994]
言語はシーケンシャルなシンボルを通して表現する卓越した人間の能力であり、近年の大規模言語モデル(LLM)の進歩によって計算的に習得されている。 LLMは理解と推論において前例のない能力を示した。回路も十分に大きな「回路モデル」でマスターでき、次の論理ゲートを単に予測することで電子設計タスクを克服できるだろうか?
論文参考訳（メタデータ） (2024-03-14T03:24:14Z)
Power-balanced Memristive Cryptographic Implementation Against Side Channel Attacks [21.2268953021649]
本稿では,暗号論理回路の電力消費を隠蔽するために,memristorグループを利用した電力均衡型隠れ方策を提案する。本研究は、論理回路のセキュリティと効率を向上し、電力バランスの取れた隠れ手法の大幅な進歩を示す。
論文参考訳（メタデータ） (2023-12-02T16:26:35Z)
CktGNN: Circuit Graph Neural Network for Electronic Design Automation [67.29634073660239]
本稿では,回路トポロジ生成とデバイスサイズを同時に行う回路グラフニューラルネットワーク(CktGNN)を提案する。オープンサーキットベンチマーク(OCB: Open Circuit Benchmark)は、オープンソースのデータセットで、10ドル(約10万円)の異なるオペレーショナルアンプを含む。我々の研究は、アナログ回路のための学習ベースのオープンソース設計自動化への道を開いた。
論文参考訳（メタデータ） (2023-08-31T02:20:25Z)
Kerr-effect-based quantum logical gates in decoherence-free subspace [1.194799054956877]
脱コヒーレンスフリーサブスペース(DFS)は、脱コヒーレンス効果の影響を効果的に減少させる。制御NOT (CNOT) やトフォリ (Toffoli) 、フレドキン (Fredkin) といった量子制御ゲート群を2つまたは3つの論理量子ビットに対して設定する手法を提案する。
論文参考訳（メタデータ） (2023-06-09T02:18:01Z)
Logical blocks for fault-tolerant topological quantum computation [55.41644538483948]
本稿では,プラットフォームに依存しない論理ゲート定義の必要性から,普遍的なフォールトトレラント論理の枠組みを提案する。資源オーバーヘッドを改善するユニバーサル論理の新しいスキームについて検討する。境界のない計算に好適な論理誤差率を動機として,新しい計算手法を提案する。
論文参考訳（メタデータ） (2021-12-22T19:00:03Z)
Accurate methods for the analysis of strong-drive effects in parametric gates [94.70553167084388]
正確な数値と摂動解析手法を用いて効率的にゲートパラメータを抽出する方法を示す。我々は,$i$SWAP, Control-Z, CNOT など,異なる種類のゲートに対する最適操作条件を同定する。
論文参考訳（メタデータ） (2021-07-06T02:02:54Z)
Refined Gate: A Simple and Effective Gating Mechanism for Recurrent Units [68.30422112784355]
本稿では,この問題に対処する一般ゲートリカレントニューラルネットワークにおける新しいゲーティング機構を提案する。提案したゲートは、抽出された入力特徴とバニラゲートの出力を直接的にショートする。 LSTM, GRU, MGUの3種類のゲートRNNに対して, 提案したゲーティング機構を検証する。
論文参考訳（メタデータ） (2020-02-26T07:51:38Z)
Hardware-Encoding Grid States in a Non-Reciprocal Superconducting Circuit [62.997667081978825]
本稿では、非相互デバイスと、基底空間が2倍縮退し、基底状態がGottesman-Kitaev-Preskill(GKP)符号の近似符号であるジョセフソン接合からなる回路設計について述べる。この回路は、電荷やフラックスノイズなどの超伝導回路の一般的なノイズチャネルに対して自然に保護されており、受動的量子誤差補正に使用できることを示唆している。
論文参考訳（メタデータ） (2020-02-18T16:45:09Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。