論文の概要: Power-balanced Memristive Cryptographic Implementation Against Side Channel Attacks

• arxiv url: http://arxiv.org/abs/2312.01170v1
• Date: Sat, 2 Dec 2023 16:26:35 GMT
• ステータス: 処理完了
• システム内更新日: 2024-03-18 13:15:35.022853
• Title: Power-balanced Memristive Cryptographic Implementation Against Side Channel Attacks
• Title（参考訳）: サイドチャネル攻撃に対するパワーバランス・メムリシティブ暗号の実装
• Authors: Ziang Chen, Li-Wei Chen, Xianyue Zhao, Kefeng Li, Heidemarie Schmidt, Ilia Polian, Nan Du,
• Abstract要約: 本稿では,暗号論理回路の電力消費を隠蔽するために,memristorグループを利用した電力均衡型隠れ方策を提案する。 本研究は、論理回路のセキュリティと効率を向上し、電力バランスの取れた隠れ手法の大幅な進歩を示す。
• 参考スコア（独自算出の注目度）: 21.2268953021649
• License: http://arxiv.org/licenses/nonexclusive-distrib/1.0/
• Abstract: Memristors, as emerging nano-devices, offer promising performance and exhibit rich electrical dynamic behavior. Having already found success in applications such as neuromorphic and in-memory computing, researchers are now exploring their potential for cryptographic implementations. In this study, we present a novel power-balanced hiding strategy utilizing memristor groups to conceal power consumption in cryptographic logic circuits. Our approach ensures consistent power costs of all 16 logic gates in Complementary-Resistive-Switching-with-Reading (CRS-R) logic family during writing and reading cycles regardless of Logic Input Variable (LIV) values. By constructing hiding groups, we enable an effective power balance in each gate hiding group. Furthermore, experimental validation of our strategy includes the implementation of a cryptographic construction, xor4SBox, using NOR gates. The circuit construction without the hiding strategy and with the hiding strategy undergo T-test analysis, confirming the significant improvement achieved with our approach. Our work presents a substantial advancement in power-balanced hiding methods, offering enhanced security and efficiency in logic circuits.
• Abstract（参考訳）: メムリスタは、新しいナノデバイスとして、有望な性能を提供し、豊富な電気力学的挙動を示す。 ニューロモルフィックやインメモリコンピューティングなどのアプリケーションですでに成功している研究者は、暗号実装の可能性を探っている。 本研究では,暗号回路の電力消費を隠蔽するために,memristorグループを利用した新しいパワーバランス型隠れ方策を提案する。 提案手法は,論理入力変数(LIV)の値によらず,書込み・読み出しサイクルにおいて,補完型論理ゲートであるCRS-R(Complementary-Resistive-Switching-with-Reading)論理ファミリ内の16個の論理ゲートに対して一貫した電力コストを保証する。 隠れグループを構築することにより、各ゲート隠蔽グループにおいて効果的なパワーバランスを実現する。 さらに、NORゲートを用いた暗号構成 xor4SBox の実装を含む、我々の戦略を実験的に検証する。 隠れ方略と隠蔽方略を含まない回路構成はT-test解析を行い,本手法による大幅な改善を確認した。 本研究は、論理回路のセキュリティと効率を向上し、電力バランスの取れた隠れ手法の大幅な進歩を示す。

関連論文リスト

• ShortCircuit: AlphaZero-Driven Circuit Design [12.3162550019215]
  チップ設計は、真理表のような関数記述からAND-Inverter Graphs(AIG)のような回路を生成することに大きく依存している。 近年のディープラーニングの進歩は回路設計を加速することを目的としているが、これらの取り組みは主に合成以外のタスクに焦点を当てている。 本稿では,AIGの構造特性を活用し,効率的な宇宙探査を行う新しいトランスフォーマーアーキテクチャであるShortCircuitを紹介する。
  論文  参考訳（メタデータ） (2024-08-19T10:03:14Z)
• AdaLog: Post-Training Quantization for Vision Transformers with Adaptive Logarithm Quantizer [54.713778961605115]
  Vision Transformer (ViT) はコンピュータビジョンコミュニティにおいて最も普及しているバックボーンネットワークの1つである。 本稿では,AdaLog(Adaptive Logarithm AdaLog)量子化器を提案する。
  論文  参考訳（メタデータ） (2024-07-17T18:38:48Z)
• Functional Faithfulness in the Wild: Circuit Discovery with Differentiable Computation Graph Pruning [14.639036250438517]
  本稿では、DiscoGPとともにCircuit Discoveryと呼ばれるタスクを包括的に再構築する。 DiscoGPは、回路発見のための識別可能なマスキングに基づく、新しく効果的なアルゴリズムである。
  論文  参考訳（メタデータ） (2024-07-04T09:42:25Z)
• RandOhm: Mitigating Impedance Side-channel Attacks using Randomized Circuit Configurations [6.388730198692013]
  我々は、メインストリームFPGAの部分再構成(PR)機能に基づいて移動目標防御(MTD)戦略を利用するRandOhmを紹介する。 PDNインピーダンスによる情報漏洩は、回路の秘密に敏感な部分の実行時再構成によって大幅に低減できることを示す。 既存のPRベースの対策とは対照的に、RandOhmはオープンソースのビットストリーム操作ツールをデプロイし、ランダム化を高速化し、リアルタイム保護を提供する。
  論文  参考訳（メタデータ） (2024-01-17T02:22:28Z)
• CktGNN: Circuit Graph Neural Network for Electronic Design Automation [67.29634073660239]
  本稿では,回路トポロジ生成とデバイスサイズを同時に行う回路グラフニューラルネットワーク(CktGNN)を提案する。 オープンサーキットベンチマーク(OCB: Open Circuit Benchmark)は、オープンソースのデータセットで、10ドル(約10万円)の異なるオペレーショナルアンプを含む。 我々の研究は、アナログ回路のための学習ベースのオープンソース設計自動化への道を開いた。
  論文  参考訳（メタデータ） (2023-08-31T02:20:25Z)
• A Novel Fault-Tolerant Logic Style with Self-Checking Capability [0.0]
  本稿では,論理レベルでハードウェアの信頼性を高めるための自己チェック機能を備えた新しい論理形式を提案する。 提案した論理セルは2レールのインプット/アウトプットを持ち,出力の各レールの機能は耐故障性回路の構築を可能にする。
  論文  参考訳（メタデータ） (2023-05-31T12:21:53Z)
• Pretraining Graph Neural Networks for few-shot Analog Circuit Modeling and Design [68.1682448368636]
  本稿では、新しい未知のトポロジや未知の予測タスクに適応可能な回路表現を学習するための教師付き事前学習手法を提案する。 異なる回路の変動位相構造に対処するため、各回路をグラフとして記述し、グラフニューラルネットワーク(GNN)を用いてノード埋め込みを学習する。 出力ノード電圧の予測における事前学習GNNは、新しい未知のトポロジや新しい回路レベル特性の予測に適応可能な学習表現を促進することができることを示す。
  論文  参考訳（メタデータ） (2022-03-29T21:18:47Z)
• Accurate methods for the analysis of strong-drive effects in parametric gates [94.70553167084388]
  正確な数値と摂動解析手法を用いて効率的にゲートパラメータを抽出する方法を示す。 我々は,$i$SWAP, Control-Z, CNOT など,異なる種類のゲートに対する最適操作条件を同定する。
  論文  参考訳（メタデータ） (2021-07-06T02:02:54Z)
• Prospects for Analog Circuits in Deep Networks [14.280112591737199]
  機械学習のal-gorithmで一般的に使用される操作は、コンパクトアナログ回路で実装することができる。 近年のディープラーニングアルゴリズムの進歩により、ハードウェア・デジタル・アクセラレーターの設計に焦点が移った。 本稿では,様々な機械学習アルゴリズムを実装したアナログ設計について概説する。
  論文  参考訳（メタデータ） (2021-06-23T14:49:21Z)
• Refined Gate: A Simple and Effective Gating Mechanism for Recurrent Units [68.30422112784355]
  本稿では,この問題に対処する一般ゲートリカレントニューラルネットワークにおける新しいゲーティング機構を提案する。 提案したゲートは、抽出された入力特徴とバニラゲートの出力を直接的にショートする。 LSTM, GRU, MGUの3種類のゲートRNNに対して, 提案したゲーティング機構を検証する。
  論文  参考訳（メタデータ） (2020-02-26T07:51:38Z)
• Hardware-Encoding Grid States in a Non-Reciprocal Superconducting Circuit [62.997667081978825]
  本稿では、非相互デバイスと、基底空間が2倍縮退し、基底状態がGottesman-Kitaev-Preskill(GKP)符号の近似符号であるジョセフソン接合からなる回路設計について述べる。 この回路は、電荷やフラックスノイズなどの超伝導回路の一般的なノイズチャネルに対して自然に保護されており、受動的量子誤差補正に使用できることを示唆している。
  論文  参考訳（メタデータ） (2020-02-18T16:45:09Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。