論文の概要: Demonstrating a long-coherence dual-rail erasure qubit using tunable transmons

• arxiv url: http://arxiv.org/abs/2307.08737v1
• Date: Mon, 17 Jul 2023 18:00:01 GMT
• ステータス: 翻訳完了
• システム内更新日: 2023-07-19 17:49:27.342051
• Title: Demonstrating a long-coherence dual-rail erasure qubit using tunable transmons
• Title（参考訳）: 可変トランスモンを用いた長距離デュアルレール消去量子ビットの実証
• Abstract要約: 共振結合された一対のトランスモンからなる「デュアルレールキュービット」は、非常にコヒーレントな消去キュービットを形成することができる。 トランスモンノイズの抑制により、このデュアルレールキュービットは広い動作範囲で高いコヒーレンスを維持することができることを示す。 この研究は、ハードウェア効率の量子誤り訂正のための魅力的なビルディングブロックとして、トランスモンベースのデュアルレールキュービットを確立する。
• 参考スコア（独自算出の注目度）: 77.96879878988608
• License: http://arxiv.org/licenses/nonexclusive-distrib/1.0/
• Abstract: Quantum error correction with erasure qubits promises significant advantages over standard error correction due to favorable thresholds for erasure errors. To realize this advantage in practice requires a qubit for which nearly all errors are such erasure errors, and the ability to check for erasure errors without dephasing the qubit. We experimentally demonstrate that a "dual-rail qubit" consisting of a pair of resonantly-coupled transmons can form a highly coherent erasure qubit, where the erasure error rate is given by the transmon $T_1$ but for which residual dephasing is strongly suppressed, leading to millisecond-scale coherence within the qubit subspace. We show that single-qubit gates are limited primarily by erasure errors, with erasure probability $p_\text{erasure} = 2.19(2)\times 10^{-3}$ per gate while the residual errors are $\sim 40$ times lower. We further demonstrate mid-circuit detection of erasure errors while introducing $< 0.1\%$ dephasing error per check. Finally, we show that the suppression of transmon noise allows this dual-rail qubit to preserve high coherence over a broad tunable operating range, offering an improved capacity to avoid frequency collisions. This work establishes transmon-based dual-rail qubits as an attractive building block for hardware-efficient quantum error correction.
• Abstract（参考訳）: 消去量子ビットによる量子誤差補正は、消去誤差のしきい値が好ましいため、標準誤差補正よりも大きな利点を約束する。 この利点を実現するには、ほとんど全てのエラーが消去エラーであるキュービットと、そのキュービットを軽視することなく消去エラーをチェックする能力が必要である。 共振結合された一対のトランスモンからなる「デュアルレールキュービット」は、高いコヒーレントな消去キュービットを形成し、そこでは消去誤差率が$T_1$で与えられるが、残差が強く抑制され、キュービット部分空間内でミリ秒スケールのコヒーレンスをもたらすことを実験的に実証した。 単一キュービットゲートは、主に消去誤差によって制限されており、消去確率は$p_\text{erasure} = 2.19(2)\times 10^{-3}$ であり、残差は$\sim 40$ 以下である。 さらに、チェック毎に$<0.1\%$ dephasingエラーを導入しながら、消去エラーの中間回路検出を示す。 最後に、トランスモンノイズの抑制により、広帯域の可変動作域における高コヒーレンスを保ち、周波数衝突を回避する能力の向上が期待できることを示す。 この研究は、ハードウェア効率の量子誤り訂正のための魅力的なビルディングブロックとして、トランスモンベースのデュアルレールキュービットを確立する。

関連論文リスト

• The Gain-Engineered Transmon [68.89136228609398]
  標準的なトランスモン・リードアウト共振器回路において,ノイズバイアス量子ビットを導入し,実験的に実現する。 本システムは,ハードウェア効率のよい量子エラー検出と修正手法のための単純なビルディングブロックとして利用するための道を開く。
  論文  参考訳（メタデータ） (2026-08-26T17:00:42Z)
• Fast, High-Fidelity Erasure Detection of Dual-Rail Qubits with Symmetrically Coupled Readout [28.325053893714635]
  消去量子ビットは、ハードウェア効率のよい量子エラー補正を実装するための有望なプラットフォームである。 デュアルレールキュービットの両トランスモンに分散・対称結合した単一リードアウト共振器からなるハードウェア効率の高い回路による消去検出を実現する。 我々は、消去検出によって引き起こされる1ゲート当たり7.2倍の10-5$の誤差を1倍の10-5$の誤差で達成する。
  論文  参考訳（メタデータ） (2026-04-17T17:54:23Z)
• Dynamical error reshaping for dual-rail erasure qubits [1.6312989763677892]
  消去チェックや2ビットゲートを行いながらトランスモンノイズの悪影響を抑える方法を示す。 本稿では,これらの操作に対して,消去チェックエラーを2桁の精度で抑制する制御方式を提案する。
  論文  参考訳（メタデータ） (2025-10-09T16:35:22Z)
• Leveraging erasure errors in logical qubits with metastable $^{171}$Yb atoms [4.3374029437939114]
  量子誤り訂正符号と論理量子ビット回路をメタスタブルな171$Yb量子ビットで示す。 核スピン量子ビットのコヒーレント輸送における劣化誤差を強く抑制できることを示す。 我々は,中間回路消去測定に基づく復号中に誤り訂正を行い,$[4,2,2]$符号の論理量子ビット符号化を実演する。
  論文  参考訳（メタデータ） (2025-06-16T17:29:05Z)
• Logical multi-qubit entanglement with dual-rail superconducting qubits [14.808613294313902]
  4つのデュアルレール消去量子ビットを統合した超伝導プロセッサを実証する。 各デュアルレールキュービットは、調整可能なトランスモンのペアで符号化され、ミリ秒スケールのコヒーレンス時間と単一キュービットゲートエラーを保存する。 この研究は、消去量子ビットを用いたブループリントフォード量子誤り補正を提供する。
  論文  参考訳（メタデータ） (2025-04-16T14:02:30Z)
• Bias-preserving and error-detectable entangling operations in a superconducting dual-rail system [2.6938073024114755]
  超伝導マイクロ波キャビティに基づくデュアルレール消去量子ビットのための新しい2量子ゲートの設計と実現を行う。 ゲートは高速(シム$500 ns)で、エラー検出後0.1%未満の残差が生じる。 制御量子ビットの少なくとも3倍の頻度で発生する低および非対称な劣化誤差を測るとともに、1ゲートあたり$sim$0.5%の低消去率を測定する。
  論文  参考訳（メタデータ） (2025-03-13T22:49:43Z)
• High-fidelity gates in a transmon using bath engineering for passive leakage reset [65.46249968484794]
  漏洩(Leakage)は、計算に使われない状態の占有であり、量子エラー訂正において最も破壊的なエラーの1つである。 トランスモン中の漏れ状態の寿命を3桁に短縮する装置を実証する。
  論文  参考訳（メタデータ） (2024-11-06T18:28:49Z)
• Surface Code with Imperfect Erasure Checks [0.0]
  表面符号を用いたフォールトトレラント量子誤り訂正において,不完全だがオーバーヘッド効率の高い消去チェックを用いた結果について検討する。 物理的に妥当な仮定の下では、しきい値誤差率はパウリ雑音の少なくとも2倍以上であることを示す。
  論文  参考訳（メタデータ） (2024-08-01T18:00:37Z)
• Fast Flux-Activated Leakage Reduction for Superconducting Quantum Circuits [84.60542868688235]
  量子ビット実装のマルチレベル構造から生じる計算部分空間から漏れること。 パラメトリックフラックス変調を用いた超伝導量子ビットの資源効率向上のためのユニバーサルリーク低減ユニットを提案する。 繰り返し重み付け安定化器測定におけるリーク低減ユニットの使用により,検出されたエラーの総数を,スケーラブルな方法で削減できることを実証した。
  論文  参考訳（メタデータ） (2023-09-13T16:21:32Z)
• Demonstrating a superconducting dual-rail cavity qubit with erasure-detected logical measurements [1.8914818474995836]
  両線量子ビットのアイドリング誤差を計測するために, 統合消去検出を用いた射影論理測定を実演する。 論理状態の生成と測定誤差を0.01%$レベルで測定し,99%以上の空洞崩壊事象を消去として検出する。 これらの結果は、2重レール消去量子ビットを高効率な消去符号に変換するのに必要な誤差階層を初めて確認したことを示す。
  論文  参考訳（メタデータ） (2023-07-06T17:52:00Z)
• Construction of Bias-preserving Operations for Pair-cat Code [17.34207569961146]
  マルチレベルシステムは、バイアス保存量子演算の望ましいセットを達成することができる。 猫符号は、励起損失誤差に対する連続量子誤差補正とは互換性がない。 バイアス保存処理をペアカット符号に一般化し、ボゾン損失とデフォーカスエラーの両方に対して連続量子誤り補正に適合させる。
  論文  参考訳（メタデータ） (2022-08-14T20:45:26Z)
• Erasure qubits: Overcoming the $T_1$ limit in superconducting circuits [105.54048699217668]
  振幅減衰時間である$T_phi$は、超伝導回路の量子忠実度を制限する主要な要因として長い間存在してきた。 本稿では、振幅減衰誤差を検出して消去誤差に変換する方法で、量子ビットを設計し、従来のT_phi$制限を克服する手法を提案する。
  論文  参考訳（メタデータ） (2022-08-10T17:39:21Z)
• Experimental demonstration of continuous quantum error correction [0.0]
  マルチキュービットアーキテクチャにおいて,連続量子ビットフリップ補正符号を実装した。 平均ビットフリップ検出効率は最大91%に達する。 その結果,マルチキュービットアーキテクチャにおける資源効率の安定度の測定結果が得られた。
  論文  参考訳（メタデータ） (2021-07-23T18:00:55Z)
• Fault-tolerant parity readout on a shuttling-based trapped-ion quantum computer [64.47265213752996]
  耐故障性ウェイト4パリティチェック測定方式を実験的に実証した。 フラグ条件パリティ測定の単発忠実度は93.2(2)%である。 このスキームは、安定化器量子誤り訂正プロトコルの幅広いクラスにおいて必須な構成要素である。
  論文  参考訳（メタデータ） (2021-07-13T20:08:04Z)
• Exponential suppression of bit or phase flip errors with repetitive error correction [56.362599585843085]
  最先端の量子プラットフォームは通常、物理的エラーレートが10～3ドル近くである。 量子誤り訂正(QEC)は、多くの物理量子ビットに量子論理情報を分散することで、この分割を橋渡しすることを約束する。 超伝導量子ビットの2次元格子に埋め込まれた1次元繰り返し符号を実装し、ビットまたは位相フリップ誤差の指数的抑制を示す。
  論文  参考訳（メタデータ） (2021-02-11T17:11:20Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。