論文の概要: SEER: Super-Optimization Explorer for HLS using E-graph Rewriting with MLIR

• arxiv url: http://arxiv.org/abs/2308.07654v1
• Date: Tue, 15 Aug 2023 09:05:27 GMT
• ステータス: 処理完了
• システム内更新日: 2023-08-16 13:31:42.935176
• Title: SEER: Super-Optimization Explorer for HLS using E-graph Rewriting with MLIR
• Title（参考訳）: SEER: MLIRを用いたEグラフ書き換えによるHLSの超最適化エクスプローラー
• Authors: Jianyi Cheng, Samuel Coward, Lorenzo Chelini, Rafael Barbalho, Theo Drane
• Abstract要約: 高レベル合成(英: High-level synthesis, HLS)とは、ソフトウェアプログラムを高レベル言語で自動的に低レベルなハードウェア記述に変換するプロセスである。 本稿では、任意のソフトウェアプログラムをHLS効率の良いコードに自動的に書き換えるHLSの超最適化手法を提案する。 この結果から,SEERは元のプログラムの1.4倍の範囲で最大38倍の性能を達成できることがわかった。
• 参考スコア（独自算出の注目度）: 0.3124884279860061
• License: http://creativecommons.org/licenses/by/4.0/
• Abstract: High-level synthesis (HLS) is a process that automatically translates a software program in a high-level language into a low-level hardware description. However, the hardware designs produced by HLS tools still suffer from a significant performance gap compared to manual implementations. This is because the input HLS programs must still be written using hardware design principles. Existing techniques either leave the program source unchanged or perform a fixed sequence of source transformation passes, potentially missing opportunities to find the optimal design. We propose a super-optimization approach for HLS that automatically rewrites an arbitrary software program into efficient HLS code that can be used to generate an optimized hardware design. We developed a toolflow named SEER, based on the e-graph data structure, to efficiently explore equivalent implementations of a program at scale. SEER provides an extensible framework, orchestrating existing software compiler passes and hardware synthesis optimizers. Our work is the first attempt to exploit e-graph rewriting for large software compiler frameworks, such as MLIR. Across a set of open-source benchmarks, we show that SEER achieves up to 38x the performance within 1.4x the area of the original program. Via an Intel-provided case study, SEER demonstrates the potential to outperform manually optimized designs produced by hardware experts.
• Abstract（参考訳）: ハイレベルシンセシス(high-level synthesis, hls)は、ソフトウェアプログラムをハイレベル言語で自動的に低レベルのハードウェア記述に変換するプロセスである。 しかし、HLSツールによって作られたハードウェア設計は、手作業による実装に比べて大きなパフォーマンス差を被っている。 これは、入力HLSプログラムはハードウェア設計原則を使って書かなければならないためである。 既存の手法では、プログラムのソースを変更せずに残したり、ソース変換の固定シーケンスを実行したりする。 本稿では、任意のソフトウェアプログラムを最適化ハードウェア設計に使用可能な効率的なHLSコードに自動的に書き換えるHLSの超最適化手法を提案する。 我々は,電子グラフデータ構造に基づくSEERというツールフローを開発し,プログラムの大規模実装を効率的に検討した。 SEERは拡張可能なフレームワークを提供し、既存のソフトウェアコンパイラーパスとハードウェア合成オプティマイザを編成する。 私たちの仕事は、mlirのような大規模なソフトウェアコンパイラフレームワークのe-graph書き換えを利用する最初の試みです。 オープンソースのベンチマークでは、SEERが元のプログラムの1.4倍の範囲で最大38倍の性能を達成することを示す。 intelが提供したケーススタディを通じて、seerは、ハードウェア専門家が手作業で最適化した設計を上回る可能性を実証している。

関連論文リスト

• RTLRewriter: Methodologies for Large Models aided RTL Code Optimization [21.61206887869307]
  本稿では,RTLコードの最適化に大規模なモデルを活用する革新的なフレームワークであるRTLRewriterを紹介する。 回路分割パイプラインを高速な合成と効率的な書き換えに利用する。 特別な検索エンジンは、有用な最適化ガイド、アルゴリズム、コードスニペットを特定するように設計されている。
  論文  参考訳（メタデータ） (2024-09-04T09:59:37Z)
• Cross-Modality Program Representation Learning for Electronic Design Automation with High-Level Synthesis [45.471039079664656]
  ドメイン固有アクセラレータ(DSA)は、ディープラーニングや自律運転などのアプリケーションで人気を集めている。 本稿では,ソースコードシーケンスのモダリティとグラフのモダリティを深く,きめ細かな方法で相互作用できるモデルであるProgSGを提案する。 ProgSGは、設計性能予測のRMSEを最大22%の価格で削減し、設計を平均1.10Times$で識別する。
  論文  参考訳（メタデータ） (2024-06-13T22:34:58Z)
• An approach to performance portability through generic programming [0.0]
  この研究は、低レベルおよび冗長なプログラミングツールを、C++のテンプレートメタプログラミングに基づく高レベルな汎用アルゴリズムに統合するための設計アプローチを説明する。 これにより、HPCのハードウェアの多様化期間において、科学ソフトウェアは保守性と効率が向上する。
  論文  参考訳（メタデータ） (2023-11-08T21:54:43Z)
• ChipGPT: How far are we from natural language hardware design [34.22592995908168]
  この研究は、自然言語仕様からハードウェアロジック設計を生成するLLMを探索する自動設計環境の実証を試みる。 LLMをベースとしたスケーラブルな4段階ゼロコード論理設計フレームワークを提案する。
  論文  参考訳（メタデータ） (2023-05-23T12:54:02Z)
• ProgSG: Cross-Modality Representation Learning for Programs in Electronic Design Automation [38.023395256208055]
  高レベル合成(HLS)により、開発者はCとC++のソフトウェアコード形式で高レベルな記述をコンパイルできる。 HLSツールは相変わらず、プラグマで表されるマイクロアーキテクチャの決定を必要とする。 本稿では,ソースコードシーケンスのモダリティとグラフのモダリティを深く,きめ細かな方法で相互に相互作用させることができるProgSGを提案する。
  論文  参考訳（メタデータ） (2023-05-18T09:44:18Z)
• Harnessing Deep Learning and HPC Kernels via High-Level Loop and Tensor Abstractions on CPU Architectures [67.47328776279204]
  この研究は、効率的でポータブルなDeep LearningとHigh Performance Computingカーネルを開発するためのフレームワークを導入している。 1)プロセッシングプリミティブ(TPP)を用いた計算コアの表現と,2)高レベルな宣言的手法でTPPのまわりの論理ループの表現の2つのステップでカーネルの開発を分解する。 我々は、スタンドアロンカーネルと、さまざまなCPUプラットフォームにおける最先端実装よりも優れたエンドツーエンドワークロードを使用して、このアプローチの有効性を実証する。
  論文  参考訳（メタデータ） (2023-04-25T05:04:44Z)
• Learning Performance-Improving Code Edits [107.21538852090208]
  本稿では,大規模言語モデル(LLM)を高レベルプログラム最適化に適用するためのフレームワークを提案する。 まず、競争力のある77,000以上のC++プログラミングサブミッションペアによる、人間のプログラマによるパフォーマンス改善編集のデータセットをキュレートする。 提案手法は,検索をベースとした少数ショットプロンプトとチェーン・オブ・シンクレットを提案し,その微調整には,自己再生に基づく性能条件付き生成と合成データ拡張が含まれる。
  論文  参考訳（メタデータ） (2023-02-15T18:59:21Z)
• Learning to Superoptimize Real-world Programs [79.4140991035247]
  本稿では,ニューラルシークエンス・ツー・シーケンス・モデルを用いて,実世界のプログラムを最適化するフレームワークを提案する。 我々は、x86-64アセンブリでオープンソースプロジェクトから抽出された25万以上の実世界の関数からなるデータセットであるBig Assemblyベンチマークを紹介した。
  論文  参考訳（メタデータ） (2021-09-28T05:33:21Z)
• Enabling Retargetable Optimizing Compilers for Quantum Accelerators via a Multi-Level Intermediate Representation [78.8942067357231]
  我々は、最適化され、再ターゲット可能で、事前コンパイルが可能なマルチレベル量子古典中間表現(IR)を提案する。 ゲートベースのOpenQASM 3言語全体をサポートし、共通量子プログラミングパターンのカスタム拡張と構文の改善を提供します。 私たちの研究は、通常のPythonのアプローチよりも1000倍高速で、スタンドアロンの量子言語コンパイラよりも5～10倍高速なコンパイル時間を実現しています。
  論文  参考訳（メタデータ） (2021-09-01T17:29:47Z)
• PolyDL: Polyhedral Optimizations for Creation of High Performance DL primitives [55.79741270235602]
  本稿では,Deep Learningプリミティブの高性能実装を自動的に生成するコンパイラアルゴリズムを提案する。 我々は多面体モデルを用いた新しいデータ再利用分析アルゴリズムを開発した。 また、このようなハイブリッドコンパイラとライブラリ使用の最小限のアプローチが、最先端のパフォーマンスをもたらすことを示す。
  論文  参考訳（メタデータ） (2020-06-02T06:44:09Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。