論文の概要: A real-time, scalable, fast and highly resource efficient decoder for a quantum computer
- arxiv url: http://arxiv.org/abs/2309.05558v2
- Date: Tue, 24 Sep 2024 10:01:00 GMT
- ステータス: 処理完了
- システム内更新日: 2024-11-09 14:28:50.527550
- Title: A real-time, scalable, fast and highly resource efficient decoder for a quantum computer
- Title（参考訳）: 量子コンピュータのためのリアルタイム・スケーラブル・高速・高資源なデコーダ
- Authors: Ben Barber, Kenton M. Barnes, Tomasz Bialas, Okan Buğdaycı, Earl T. Campbell, Neil I. Gillespie, Kauser Johar, Ram Rajan, Adam W. Richardson, Luka Skoric, Canberk Topal, Mark L. Turner, Abbas B. Ziad,
- Abstract要約: 我々は、Collision Clusteringデコーダを導入し、FPGAおよびASICハードウェア上で実装する。
我々は、主量子誤り訂正方式である曲面符号を用いて論理記憶実験をシミュレートする。
我々は、超伝導量子ビットのような高速動作モードの要求に合致するMHz復号速度を実証する。
- 参考スコア（独自算出の注目度）: 1.9014261239550778
- License: http://creativecommons.org/licenses/by/4.0/
- Abstract: To unleash the potential of quantum computers, noise effects on qubits' performance must be carefully managed. The decoders responsible for diagnosing noise-induced computational errors must use resources efficiently to enable scaling to large qubit counts and cryogenic operation. Additionally, they must operate at speed, to avoid an exponential slowdown in the logical clock rate of the quantum computer. To overcome such challenges, we introduce the Collision Clustering decoder and implement it on FPGA and ASIC hardware. We simulate logical memory experiments using the leading quantum error correction scheme, the surface code, and demonstrate MHz decoding speed - matching the requirements of fast-operating modalities such as superconducting qubits - up to an 881 and 1057 qubits surface code with the FPGA and ASIC, respectively. The ASIC design occupies 0.06 mm$^2$ and consumes only 8 mW of power. Our decoder is both highly performant and resource efficient, unlocking a viable path to practically realising fault-tolerant quantum computers.
- Abstract（参考訳）: 量子コンピュータの可能性を解き放つためには、量子ビットの性能に対するノイズ効果を慎重に管理する必要がある。
ノイズによって引き起こされる計算エラーを診断するデコーダは、大きな量子ビット数へのスケーリングと低温動作を可能にするために、リソースを効率的に利用しなければならない。
さらに、量子コンピュータの論理クロックレートが指数関数的に遅くなるのを避けるために、速度で動作する必要がある。
このような課題を克服するために、Collision Clusteringデコーダを導入し、FPGAおよびASICハードウェア上で実装する。
量子誤り訂正方式, 表面符号を用いて論理記憶実験をシミュレーションし, 超伝導量子ビットなどの高速動作モードの要求に合致するMHz復号速度をFPGAとASICでそれぞれ851および1057キュービット表面コードに近似した。
ASIC の設計は 0.06 mm$^2$ であり、わずか 8 mW の電力しか消費しない。
我々のデコーダは高い性能とリソース効率を持ち、フォールトトレラントな量子コンピュータを実現するための実行可能な道を開く。
関連論文リスト
- Accelerating Error Correction Code Transformers [56.75773430667148]
本稿では,トランスを用いたデコーダの高速化手法を提案する。
最新のハードウェアでは、90%の圧縮比を実現し、算術演算エネルギー消費を少なくとも224倍削減する。
論文 参考訳（メタデータ） (2024-10-08T11:07:55Z) - Demonstrating real-time and low-latency quantum error correction with superconducting qubits [52.08698178354922]
超伝導量子プロセッサに組み込まれたスケーラブルFPGAデコーダを用いて低遅延フィードバックを示す。
復号ラウンド数が増加するにつれて、論理誤差の抑制が観察される。
この作業でデコーダのスループットとレイテンシが発達し、デバイスの継続的な改善と相まって、次世代の実験がアンロックされた。
論文 参考訳（メタデータ） (2024-10-07T17:07:18Z) - Algorithmic Fault Tolerance for Fast Quantum Computing [37.448838730002905]
本研究では,幅広い種類の量子コードに対して,一定の時間オーバーヘッドでフォールトトレラントな論理演算を実行できることを示す。
理想的な測定結果分布からの偏差をコード距離で指数関数的に小さくできることを示す。
我々の研究は、フォールトトレランスの理論に新たな光を当て、実用的なフォールトトレラント量子計算の時空間コストを桁違いに削減する可能性がある。
論文 参考訳（メタデータ） (2024-06-25T15:43:25Z) - Quantum Compiling with Reinforcement Learning on a Superconducting Processor [55.135709564322624]
超伝導プロセッサのための強化学習型量子コンパイラを開発した。
短絡の新規・ハードウェア対応回路の発見能力を示す。
本研究は,効率的な量子コンパイルのためのハードウェアによるソフトウェア設計を実証する。
論文 参考訳（メタデータ） (2024-06-18T01:49:48Z) - Optimizing quantum gates towards the scale of logical qubits [78.55133994211627]
量子ゲート理論の基本的な前提は、量子ゲートはフォールトトレランスの誤差閾値を超えることなく、大きなプロセッサにスケールできるということである。
ここでは、このような問題を克服できる戦略について報告する。
我々は、68個の周波数可変ビットの周波数軌跡をコレオグラフィーして、超伝導エラー中に単一量子ビットを実行することを示した。
論文 参考訳（メタデータ） (2023-08-04T13:39:46Z) - Modular decoding: parallelizable real-time decoding for quantum
computers [55.41644538483948]
リアルタイム量子計算は、ノイズの多い量子ハードウェアによって生成されたデータのストリームから論理的な結果を取り出すことができる復号アルゴリズムを必要とする。
本稿では,デコーディングの精度を犠牲にすることなく,最小限の追加通信でこの問題に対処できるモジュールデコーディングを提案する。
本稿では,格子探索型耐故障ブロックのモジュールデコーディングの具体例であるエッジ頂点分解について紹介する。
論文 参考訳（メタデータ） (2023-03-08T19:26:10Z) - Real-Time Decoding for Fault-Tolerant Quantum Computing: Progress,
Challenges and Outlook [0.8066496490637088]
リアルタイムデコーダの実装に直面する重要な課題をいくつか取り上げる。
今後の開発を展望し、リアルタイムデコード分野のロードマップを提供していく。
論文 参考訳（メタデータ） (2023-02-28T19:51:03Z) - Deep Quantum Error Correction [73.54643419792453]
量子誤り訂正符号(QECC)は、量子コンピューティングのポテンシャルを実現するための鍵となる要素である。
本研究では,新しいエンペンド・ツー・エンドの量子誤りデコーダを効率的に訓練する。
提案手法は,最先端の精度を実現することにより,QECCのニューラルデコーダのパワーを実証する。
論文 参考訳（メタデータ） (2023-01-27T08:16:26Z) - NEO-QEC: Neural Network Enhanced Online Superconducting Decoder for
Surface Codes [2.2749157557381245]
本稿では, SCと格子手術 (LS) の動作を, 精度, 高速, 低消費電力デコーダで復号化可能なNN型デコーダを提案する。
単一論理量子ビット保護のための量子誤差シミュレータによるデコーダの性能評価と,最大13個のコードによるLSの最小動作について検討した。
論文 参考訳（メタデータ） (2022-08-11T11:37:09Z) - QECOOL: On-Line Quantum Error Correction with a Superconducting Decoder
for Surface Code [2.2749157557381245]
復号アルゴリズムに関連する表面符号(SC)は、最も有望な量子誤り訂正(QEC)法の一つである。
本稿では,超伝導デジタル回路を用いたオンラインQECアルゴリズムとそのハードウェア実装を提案する。
このデコーダは、符号5〜13の量子エラーシミュレータ上でシミュレートされ、精度1.0%の閾値が得られる。
論文 参考訳（メタデータ） (2021-03-26T01:51:15Z) - A Scalable Decoder Micro-architecture for Fault-Tolerant Quantum
Computing [2.617437465051793]
We design a decoder micro-architecture for the Union-Find decoding algorithm。
量子コンピュータの全ての論理量子ビットに対して、誤り訂正を同時に行うために必要な復号ハードウェアの量を最適化する。
論文 参考訳（メタデータ） (2020-01-18T04:44:52Z)
関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。
指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。