論文の概要: All-to-all reconfigurability with sparse Ising machines: the XORSAT
challenge with p-bits
- arxiv url: http://arxiv.org/abs/2312.08748v1
- Date: Tue, 21 Nov 2023 20:27:02 GMT
- ステータス: 処理完了
- システム内更新日: 2024-01-15 14:38:19.004678
- Title: All-to-all reconfigurability with sparse Ising machines: the XORSAT
challenge with p-bits
- Title(参考訳): スパースイジングマシンによるオールトゥオールリコンフィギュアビリティ:p-bitsによるxorsatチャレンジ
- Authors: Navid Anjum Aadit, Srijan Nikhar, Sidharth Kannan, Shuvro Chowdhury
and Kerem Y. Camsari
- Abstract要約: p-コンピュータは、実験的に確立された予測に従って、さらにマグニチュードの向上につながる可能性がある。
疎ネットワークで相互接続されているにもかかわらず、p-コンピュータが全全(完全)グラフ機能を持つ多重アーキテクチャを導入する。
- 参考スコア(独自算出の注目度): 0.0
- License: http://creativecommons.org/licenses/by/4.0/
- Abstract: Domain-specific hardware to solve computationally hard optimization problems
has generated tremendous excitement recently. Here, we evaluate probabilistic
bit (p-bit) based Ising Machines (IM), or p-computers with a benchmark
combinatorial optimization problem, namely the 3-regular 3-XOR Satisfiability
(3R3X). The 3R3X problem has a glassy energy landscape and it has recently been
used to benchmark various IMs and other solvers. We introduce a multiplexed
architecture where p-computers emulate all-to-all (complete) graph
functionality despite being interconnected in highly sparse networks, enabling
highly parallelized Gibbs sampling. We implement this architecture in FPGAs and
show that p-bit networks running an adaptive version of the powerful parallel
tempering algorithm demonstrate competitive algorithmic and prefactor
advantages over alternative IMs by D-Wave, Toshiba and others. Scaled magnetic
nanodevice-based realizations of p-computers could lead to orders-of-magnitude
further improvement according to experimentally established projections.
- Abstract(参考訳): 計算の難解な最適化問題を解決するためのドメイン固有のハードウェアは、近年大きな興奮を巻き起こしている。
ここでは、確率ビット(pビット)ベースのIsing Machines(IM)またはベンチマーク組合せ最適化問題を持つpコンピュータ、すなわち3規則3-XOR満足度(R3X)を評価する。
3R3X問題にはガラス状のエネルギー環境があり、近年は様々なIMやその他の解決器のベンチマークに使われている。
並列化されたギブズサンプリングを実現するため,マルチプレクサアーキテクチャを導入し,全全(完全)グラフ機能をエミュレートする。
我々はこのアーキテクチャをFPGAに実装し、D-Waveや東芝などによる代替IMに対する競合的アルゴリズムと事前ファクターの利点を示す強力な並列テンパリングアルゴリズムの適応バージョンを実行するpビットネットワークを示す。
スケールド磁気ナノデバイスベースのp-コンピュータの実現は、実験的に確立された投影法に従って、さらにマグニチュードが向上する可能性がある。
関連論文リスト
- Training Deep Boltzmann Networks with Sparse Ising Machines [5.048818298702389]
深層生成AIモデルをトレーニングすることにより,確率ビット(pビット)ベースのIsingマシンのための新しいアプリケーションドメインを示す。
スパース、非同期、および非常に並列なIsingマシンを使用して、ハイブリッド確率-古典計算設定でディープボルツマンネットワークを訓練する。
論文 参考訳(メタデータ) (2023-03-19T18:10:15Z) - Adaptable Butterfly Accelerator for Attention-based NNs via Hardware and
Algorithm Co-design [66.39546326221176]
多くのAIタスクにおいて、注意に基づくニューラルネットワークが普及している。
注意機構とフィードフォワードネットワーク(FFN)の使用は、過剰な計算とメモリ資源を必要とする。
本稿では,注目機構とFFNの両方を近似するために,バタフライの分散パターンを統一したハードウェアフレンドリーな変種を提案する。
論文 参考訳(メタデータ) (2022-09-20T09:28:26Z) - An Adaptive Device-Edge Co-Inference Framework Based on Soft
Actor-Critic [72.35307086274912]
高次元パラメータモデルと大規模数学的計算は、特にIoT(Internet of Things)デバイスにおける実行効率を制限する。
本稿では,ソフトポリシーの繰り返しによるエフェキシット点,エフェキシット点,エンフェキシット点を生成する離散的(SAC-d)のための新しい深層強化学習(DRL)-ソフトアクタ批判法を提案する。
レイテンシと精度を意識した報酬設計に基づいて、そのような計算は動的無線チャンネルや任意の処理のような複雑な環境によく適応でき、5G URLをサポートすることができる。
論文 参考訳(メタデータ) (2022-01-09T09:31:50Z) - Scaling Quantum Approximate Optimization on Near-term Hardware [49.94954584453379]
我々は、様々なレベルの接続性を持つハードウェアアーキテクチャのための最適化回路により、期待されるリソース要求のスケーリングを定量化する。
問題の大きさと問題グラフの次数で指数関数的に増大する。
これらの問題は、ハードウェア接続性の向上や、より少ない回路層で高い性能を達成するQAOAの変更によって緩和される可能性がある。
論文 参考訳(メタデータ) (2022-01-06T21:02:30Z) - Reconfigurable co-processor architecture with limited numerical
precision to accelerate deep convolutional neural networks [0.38848561367220275]
畳み込みニューラルネットワーク(CNN)は、視覚システムやロボット工学などのディープラーニングアプリケーションで広く使われている。
本稿では,CNNを高速化するために,モデルに依存しない再構成可能なコプロセッシングアーキテクチャを提案する。
既存の解とは対照的に、算術表現や演算のための限定精度32bit Q-format固定点量子化を導入する。
論文 参考訳(メタデータ) (2021-08-21T09:50:54Z) - ZoPE: A Fast Optimizer for ReLU Networks with Low-Dimensional Inputs [30.34898838361206]
低次元入力を持つフィードフォワードReLUネットワークの出力に対する最適化問題を解くZoPEアルゴリズムを提案する。
我々はZoPEを用いて、ACAS Xuニューラルネットワーク検証ベンチマークのプロパティ1における25倍の高速化と、一連の線形最適化問題に対する85倍の高速化を観察した。
論文 参考訳(メタデータ) (2021-06-09T18:36:41Z) - 3-Regular 3-XORSAT Planted Solutions Benchmark of Classical and Quantum
Heuristic Optimizers [0.30586855806896046]
特定のコンピューティング集約的な課題に対処するための選択肢として、専用ハードウェアが登場した。
これらのプラットフォームには、デジタル論理の高効率ハードウェア実装から、新しいアルゴリズムを実装するアナログハードウェアの提案まで、多くの異なる特徴がある。
本研究では、解を効率的に見つけることができる線形方程式の特定のクラスの写像を用いて、これらの異なるアプローチのいくつかをベンチマークする。
論文 参考訳(メタデータ) (2021-03-15T15:40:00Z) - Reconfigurable Intelligent Surface Assisted Mobile Edge Computing with
Heterogeneous Learning Tasks [53.1636151439562]
モバイルエッジコンピューティング(MEC)は、AIアプリケーションに自然なプラットフォームを提供します。
再構成可能なインテリジェントサーフェス(RIS)の助けを借りて、MECで機械学習タスクを実行するインフラストラクチャを提示します。
具体的には,モバイルユーザの送信パワー,基地局のビームフォーミングベクトル,risの位相シフト行列を共同で最適化することにより,参加ユーザの学習誤差を最小化する。
論文 参考訳(メタデータ) (2020-12-25T07:08:50Z) - MPLP++: Fast, Parallel Dual Block-Coordinate Ascent for Dense Graphical
Models [96.1052289276254]
この研究は、人気のあるDual Block-Coordinate Ascent原則に基づく新しいMAP-solverを導入している。
驚いたことに、性能の低い解法に小さな変更を加えることで、既存の解法を大きなマージンで大幅に上回る新しい解法MPLP++を導出します。
論文 参考訳(メタデータ) (2020-04-16T16:20:53Z) - Minimal Filtering Algorithms for Convolutional Neural Networks [82.24592140096622]
我々は,M=3,5,7,9,11の基本的なフィルタリング操作を実装するための完全並列ハードウェア指向アルゴリズムを開発した。
各ケースにおける提案アルゴリズムの完全な並列ハードウェア実装は、組込み乗算器の数を約30%削減する。
論文 参考訳(メタデータ) (2020-04-12T13:18:25Z) - aphBO-2GP-3B: A budgeted asynchronous parallel multi-acquisition
functions for constrained Bayesian optimization on high-performing computing
architecture [4.738678765150249]
非同期制約付きバッチ並列ベイズ最適化法を提案する。
この方法の利点は3倍である。
aphBO-2GP-3Bフレームワークは2つの高忠実度産業応用を用いて実証されている。
論文 参考訳(メタデータ) (2020-03-20T18:02:27Z)
関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。
指定された論文の情報です。
本サイトの運営者は本サイト(すべての情報・翻訳含む)の品質を保証せず、本サイト(すべての情報・翻訳含む)を使用して発生したあらゆる結果について一切の責任を負いません。