論文の概要: Graph Attention-Based Symmetry Constraint Extraction for Analog Circuits

• arxiv url: http://arxiv.org/abs/2312.14405v1
• Date: Fri, 22 Dec 2023 03:10:59 GMT
• ステータス: 処理完了
• システム内更新日: 2023-12-25 16:13:16.882270
• Title: Graph Attention-Based Symmetry Constraint Extraction for Analog Circuits
• Title（参考訳）: グラフ注意に基づくアナログ回路の対称性制約抽出
• Authors: Qi Xu, Lijie Wang, Jing Wang, Song Chen, Lin Cheng, Yi Kang
• Abstract要約: アナログ回路レイアウトにおける対称制約を自動的に抽出するグラフベースの学習フレームワークを提案する。 提案フレームワークは,回路の接続特性とデバイス情報を利用して,対称制約の一般的な規則を学習する。
• 参考スコア（独自算出の注目度）: 16.02779774440494
• License: http://arxiv.org/licenses/nonexclusive-distrib/1.0/
• Abstract: In recent years, analog circuits have received extensive attention and are widely used in many emerging applications. The high demand for analog circuits necessitates shorter circuit design cycles. To achieve the desired performance and specifications, various geometrical symmetry constraints must be carefully considered during the analog layout process. However, the manual labeling of these constraints by experienced analog engineers is a laborious and time-consuming process. To handle the costly runtime issue, we propose a graph-based learning framework to automatically extract symmetric constraints in analog circuit layout. The proposed framework leverages the connection characteristics of circuits and the devices'information to learn the general rules of symmetric constraints, which effectively facilitates the extraction of device-level constraints on circuit netlists. The experimental results demonstrate that compared to state-of-the-art symmetric constraint detection approaches, our framework achieves higher accuracy and lower false positive rate.
• Abstract（参考訳）: 近年、アナログ回路は広く注目され、多くの新興アプリケーションで広く利用されている。 アナログ回路の高需要は、より短い回路設計サイクルを必要とする。 所望のパフォーマンスと仕様を達成するためには、アナログレイアウトプロセス中に様々な幾何学的対称性の制約を慎重に考慮する必要がある。 しかし、経験豊富なアナログエンジニアによるこれらの制約の手動ラベリングは、手間と時間がかかるプロセスである。 本稿では,アナログ回路レイアウトにおける対称制約を自動的に抽出するグラフベースの学習フレームワークを提案する。 提案フレームワークは,回路の接続特性とデバイス情報を利用して対称制約の一般的な規則を学習し,回路網上のデバイスレベルの制約を効果的に抽出する。 実験結果は,最先端の対称制約検出手法と比較して,高い精度と低い偽陽性率を実現することを実証した。

関連論文リスト

• Automated Placement of Analog Integrated Circuits using Priority-based Constructive Heuristic [0.0]
  われわれは,いわゆるポケット,合併の可能性,デバイス間のパラメトリジブルな最小距離を必要とする,特定の種類のアナログ配置に注目した。 我々の解は回路の境界ボックスの周長と近似ワイヤ長を最小化する。 本手法は,手作業による設計を伴い,合成された産業事例と実物実物実物実物実物実物実物実物実物実物実物実物実物実物実物実物実物実物実物実物実物実物実物実物実物実物実物実物実物実物実物実物実物実物実物実物実物実物実物実物実物実物実物実物実物実物実物実物実
  論文  参考訳（メタデータ） (2024-10-18T07:16:59Z)
• CktGen: Specification-Conditioned Analog Circuit Generation [28.780603785886242]
  本稿では,特定の仕様に基づいてアナログ回路を直接生成するタスクを提案する。 具体的には、単純だが効果的な変分オートエンコーダ(VAE)モデルであるCktGenを提案する。 オープンサーキットベンチマーク(OCB)の総合的な実験を行い、モデル間の整合性を評価するための新しい評価指標を導入する。
  論文  参考訳（メタデータ） (2024-10-01T18:35:44Z)
• LaMAGIC: Language-Model-based Topology Generation for Analog Integrated Circuits [17.002169206594793]
  先駆的な言語モデルに基づくトポロジ生成モデルであるLaMAGICを紹介する。 LaMAGICは、カスタム仕様から最適化された回路設計を単一のパスで効率的に生成できる。 LaMAGICは0.01の厳格な許容条件で最大96%の成功率を達成した。
  論文  参考訳（メタデータ） (2024-07-19T22:51:41Z)
• Finding Transformer Circuits with Edge Pruning [71.12127707678961]
  自動回路発見の効率的かつスケーラブルなソリューションとしてエッジプルーニングを提案する。 本手法は,従来の手法に比べてエッジ数の半分未満のGPT-2の回路を探索する。 その効率のおかげで、Edge PruningをCodeLlama-13Bにスケールしました。
  論文  参考訳（メタデータ） (2024-06-24T16:40:54Z)
• Fault-tolerant quantum architectures based on erasure qubits [49.227671756557946]
  我々は、支配的なノイズを既知の場所での消去に効率よく変換することで、消去量子ビットの考え方を利用する。 消去量子ビットと最近導入されたFloquet符号に基づくQECスキームの提案と最適化を行う。 以上の結果から, 消去量子ビットに基づくQECスキームは, より複雑であるにもかかわらず, 標準手法よりも著しく優れていることが示された。
  論文  参考訳（メタデータ） (2023-12-21T17:40:18Z)
• CktGNN: Circuit Graph Neural Network for Electronic Design Automation [67.29634073660239]
  本稿では,回路トポロジ生成とデバイスサイズを同時に行う回路グラフニューラルネットワーク(CktGNN)を提案する。 オープンサーキットベンチマーク(OCB: Open Circuit Benchmark)は、オープンソースのデータセットで、10ドル(約10万円)の異なるオペレーショナルアンプを含む。 我々の研究は、アナログ回路のための学習ベースのオープンソース設計自動化への道を開いた。
  論文  参考訳（メタデータ） (2023-08-31T02:20:25Z)
• Adaptive Planning Search Algorithm for Analog Circuit Verification [53.97809573610992]
  シミュレーションの少ない機械学習(ML)アプローチを提案する。 提案手法により,OCCを全回路の仕様に近づけることができることを示す。
  論文  参考訳（メタデータ） (2023-06-23T12:57:46Z)
• Accurate methods for the analysis of strong-drive effects in parametric gates [94.70553167084388]
  正確な数値と摂動解析手法を用いて効率的にゲートパラメータを抽出する方法を示す。 我々は,$i$SWAP, Control-Z, CNOT など,異なる種類のゲートに対する最適操作条件を同定する。
  論文  参考訳（メタデータ） (2021-07-06T02:02:54Z)
• A general approach for identifying hierarchical symmetry constraints for analog circuit layout [2.249249418652524]
  本稿では,対称性制約の自動生成のための一般的な方法論を提案する。 提案手法は階層的に動作し,複数の対称性の軸を回路内で抽出するためにグラフベースのアルゴリズムを用いる。 このアルゴリズムの重要な要素は、繰り返される構造の配列を識別する能力である。
  論文  参考訳（メタデータ） (2020-09-30T18:34:58Z)
• Characterizing the loss landscape of variational quantum circuits [77.34726150561087]
  本稿では,VQCの損失関数のヘシアンを計算する方法を紹介する。 この情報がどのように解釈され、従来のニューラルネットワークと比較されるかを示す。
  論文  参考訳（メタデータ） (2020-08-06T17:48:12Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。