論文の概要: Ecmas: Efficient Circuit Mapping and Scheduling for Surface Code
- arxiv url: http://arxiv.org/abs/2312.15254v1
- Date: Sat, 23 Dec 2023 13:27:59 GMT
- ステータス: 処理完了
- システム内更新日: 2023-12-27 19:03:21.809155
- Title: Ecmas: Efficient Circuit Mapping and Scheduling for Surface Code
- Title（参考訳）: Ecmas: 表面コードのための効率的な回路マッピングとスケジューリング
- Authors: Mingzheng Zhu, Hao Fu, Jun Wu, Chi Zhang, Wei Xie, Xiang-Yang Li
- Abstract要約: 本研究では,表面コードマッピングとスケジューリング問題について検討する。
量子回路の実行時間を短縮するために、まず2つの新しいメトリクスを導入する。
Ecmasは二重欠陥モデルと格子手術モデルの両方の実行時間を劇的に短縮することができる。
- 参考スコア（独自算出の注目度）: 20.03248840966205
- License: http://arxiv.org/licenses/nonexclusive-distrib/1.0/
- Abstract: As the leading candidate of quantum error correction codes, surface code
suffers from significant overhead, such as execution time. Reducing the
circuit's execution time not only enhances its execution efficiency but also
improves fidelity. However, finding the shortest execution time is NP-hard.
In this work, we study the surface code mapping and scheduling problem. To
reduce the execution time of a quantum circuit, we first introduce two novel
metrics: Circuit Parallelism Degree and Chip Communication Capacity to
quantitatively characterize quantum circuits and chips. Then, we propose a
resource-adaptive mapping and scheduling method, named Ecmas, with customized
initialization of chip resources for each circuit. Ecmas can dramatically
reduce the execution time in both double defect and lattice surgery models.
Furthermore, we provide an additional version Ecmas-ReSu for sufficient qubits,
which is performance-guaranteed and more efficient. Extensive numerical tests
on practical datasets show that Ecmas outperforms the state-of-the-art methods
by reducing the execution time by 51.5% on average for double defect model.
Ecmas can reach the optimal result in most benchmarks, reducing the execution
time by up to 13.9% for lattice surgery model.
- Abstract（参考訳）: 量子エラー訂正符号の第一候補として、表面コードは実行時間などの大きなオーバーヘッドに悩まされる。
回路の実行時間を短縮すると、実行効率が向上するだけでなく、忠実度も向上する。
しかし、最も短い実行時間はnp-hardである。
本研究では,表面コードマッピングとスケジューリングの問題について検討する。
量子回路の実行時間を短縮するために、まず、量子回路とチップを定量的に特徴付けるために、Circuit Parallelism DegreeとChip Communication Capacityの2つの新しい指標を導入する。
そこで我々は,各回路のチップリソースの初期化をカスタマイズしたEcmasという資源適応型マッピングとスケジューリング手法を提案する。
Ecmasは二重欠陥モデルと格子手術モデルの両方の実行時間を劇的に短縮することができる。
さらに、十分な量子ビットに対してEcmas-ReSuのさらなるバージョンを提供し、性能が保証され、より効率的である。
実用データセットの大規模な数値実験により、Ecmasは2重欠陥モデルにおいて、実行時間を平均51.5%削減することで最先端の手法よりも優れていることが示された。
Ecmasはほとんどのベンチマークで最適な結果に達することができ、格子手術モデルの実行時間を最大13.9%削減できる。
関連論文リスト
- Accelerating Error Correction Code Transformers [56.75773430667148]
本稿では,トランスを用いたデコーダの高速化手法を提案する。
最新のハードウェアでは、90%の圧縮比を実現し、算術演算エネルギー消費を少なくとも224倍削減する。
論文 参考訳（メタデータ） (2024-10-08T11:07:55Z) - Resource-efficient context-aware dynamical decoupling embedding for arbitrary large-scale quantum algorithms [0.0]
GraphDDは、動的デカップリング(DD)を実行可能な量子アルゴリズムに効率よく埋め込む方法である。
我々は,GraphDDが回路全体にわたって準静的な単一量子ビットのデフォーカスとクロストークのアイドリングエラーの両方に焦点を合わせていることを実証した。
我々は、127量子ビットのIBMデバイス上で、回路レベルのエラー抑制を実現するためのGraphDDの能力を検証する。
論文 参考訳（メタデータ） (2024-09-09T18:01:33Z) - Finding Transformer Circuits with Edge Pruning [71.12127707678961]
自動回路発見の効率的かつスケーラブルなソリューションとしてエッジプルーニングを提案する。
本手法は,従来の手法に比べてエッジ数の半分未満のGPT-2の回路を探索する。
その効率のおかげで、Edge PruningをCodeLlama-13Bにスケールしました。
論文 参考訳（メタデータ） (2024-06-24T16:40:54Z) - PreRoutGNN for Timing Prediction with Order Preserving Partition: Global
Circuit Pre-training, Local Delay Learning and Attentional Cell Modeling [84.34811206119619]
本稿では,事前のタイミング予測に対する2段階のアプローチを提案する。
まず、回路網リストからグローバルグラフ埋め込みを学習するグラフオートエンコーダを事前学習するためのグローバル回路トレーニングを提案する。
第2に、GCN上のメッセージパッシングのための新しいノード更新方式を、学習したグラフ埋め込みと回路グラフのトポロジ的ソートシーケンスに従って使用する。
21個の実世界の回路の実験では、スラック予測のための新しいSOTA R2が0.93で達成され、以前のSOTA法では0.59をはるかに上回っている。
論文 参考訳（メタデータ） (2024-02-27T02:23:07Z) - Fast, Scalable, Warm-Start Semidefinite Programming with Spectral
Bundling and Sketching [53.91395791840179]
我々は、大規模なSDPを解くための、証明可能な正確で高速でスケーラブルなアルゴリズムであるUnified Spectral Bundling with Sketching (USBS)を提案する。
USBSは、20億以上の決定変数を持つインスタンス上で、最先端のスケーラブルなSDP解決器よりも500倍のスピードアップを提供する。
論文 参考訳（メタデータ） (2023-12-19T02:27:22Z) - COGNAC: Circuit Optimization via Gradients and Noise-Aware Compilation [0.29998889086656577]
我々は、量子回路をコンパイルするための新しい戦略であるCOGNACを提案する。
ゲートを絡み合う時間帯に通知される単純なノイズモデルを用いる。
我々は、多数の明示的な消去書き直し規則を必要とせず、回路のゲート数を削減した。
論文 参考訳（メタデータ） (2023-11-05T20:59:27Z) - QUIK: Towards End-to-End 4-Bit Inference on Generative Large Language
Models [57.04178959678024]
重み付けとアクティベーションの両方を4ビットにキャストすることで、大きな生成モデルに対する推論計算の大部分が実行可能であることを示す。
これをQUIKと呼ばれるハイブリッド量子化戦略により実現し、重みとアクティベーションの大部分を4ビットに圧縮する。
我々は、QUIKフォーマットを高効率なレイヤワイドランタイムに適合させるGPUカーネルを提供し、これにより、エンドツーエンドのスループットが3.4倍に向上する。
論文 参考訳（メタデータ） (2023-10-13T17:15:05Z) - Distributed Scheduling of Quantum Circuits with Noise and Time
Optimization [0.6869438083004812]
利用可能なハードウェアの回路切断により得られるサブ回路の最適スケジュールを求めるスケジューラを提案する。
種々のベンチマーク回路上で得られた忠実度は、最もノイズが少ないデバイスで実行されるアンカット回路よりも大幅に向上する。
論文 参考訳（メタデータ） (2023-09-12T07:02:21Z) - Improving Quantum Circuit Synthesis with Machine Learning [0.7894596908025954]
機械学習をユニタリデータセットに適用することで、合成アルゴリズムの大幅な高速化が可能になることを示す。
本稿では,学習モデルを用いたシード合成アルゴリズムQSeedについて述べる。
論文 参考訳（メタデータ） (2023-06-09T01:53:56Z) - Efficient algorithms to solve atom reconfiguration problems. I. The
redistribution-reconfiguration (red-rec) algorithm [51.02512563152503]
我々は,損失の有無にかかわらず,Red-Recアルゴリズムの性能を数値的に定量化する。
所望の原子数の3/2パワーとして, 平均成功確率を半分に設定した格子上の原子のコンパクトな中心配置に必要なトラップ数を示す。
Red-recアルゴリズムは、リアルタイム制御システムに容易にデプロイできる効率的な実装を認めている。
論文 参考訳（メタデータ） (2022-12-07T19:00:01Z) - Qubit-reuse compilation with mid-circuit measurement and reset [0.0]
本稿では、量子回路を入力とし、コンパイル回路を出力するqubit-reuseコンパイルの考え方を紹介する。
回路を2倍にするためには、最適なqubit-reuseコンパイルが同じ数のqubitを必要とすることを示す。
我々は、20量子量子量子H1-1トラップイオン量子プロセッサ上で、80量子QAOA MaxCut回路を実験的に実現した。
論文 参考訳（メタデータ） (2022-10-14T18:11:43Z)
関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。
指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。