論文の概要: Robust Error Accumulation Suppression

• arxiv url: http://arxiv.org/abs/2401.16884v1
• Date: Tue, 30 Jan 2024 10:38:53 GMT
• ステータス: 処理完了
• システム内更新日: 2024-01-31 15:33:11.067428
• Title: Robust Error Accumulation Suppression
• Title（参考訳）: ロバストエラー蓄積抑制
• Authors: Tatsuki Odake, Philip Taranto, Nobuyuki Yoshioka, Toshinari Itoko, Kunal Sharma, Antonio Mezzacapo, and Mio Murao
• Abstract要約: 我々は、堅牢なエラー蓄積抑制(REAS)をダブする高度な量子エラー抑制手法を提案する。 この結果はクリフォードゲートのみからなる回路よりもはるかに大きな回路群に適用できる。 REASはエラー抑制プロトコル自体のクリーンさを前提としていません。
• 参考スコア（独自算出の注目度）: 0.6282171844772421
• License: http://arxiv.org/licenses/nonexclusive-distrib/1.0/
• Abstract: We present an advanced quantum error suppression technique, which we dub robust error accumulation suppression (REAS). Our method reduces the accumulation of errors in any circuit composed of single- or two-qubit gates expressed as $e^{-i \sigma\theta }$ for Pauli operators $\sigma$ and $\theta \in [0,\pi)$; since such gates form a universal gate set, our results apply to a strictly larger class of circuits than those comprising only Clifford gates, thereby generalizing previous results. In the case of coherent errors -- which include crosstalk -- we demonstrate a reduction of the error scaling in an $L$-depth circuit from $O(L)$ to $O(\sqrt{L})$. Crucially, REAS makes no assumption on the cleanness of the error-suppressing protocol itself and is, therefore, truly robust, applying to situations in which the newly inserted gates have non-negligible coherent noise. Furthermore, we show that REAS can also suppress certain types of decoherence noise by transforming some gates to be robust against such noise, which is verified by the demonstration of the quadratic suppression of error scaling in the numerical simulation. Our results, therefore, present an advanced, robust method of error suppression that can be used in conjunction with error correction as a viable path toward fault-tolerant quantum computation.
• Abstract（参考訳）: 本稿では,堅牢な誤り蓄積抑制 (REAS) を導出する先進的な量子誤り抑制手法を提案する。 この手法は、パウリ作用素に対して$e^{-i \sigma\theta }$と$\theta \in [0,\pi)$と表される単一または2量子のゲートからなる任意の回路における誤差の蓄積を低減する。 クロストークを含むコヒーレントエラーの場合、$O(L)$から$O(\sqrt{L})$への$L$depth回路におけるエラースケーリングの減少を示す。 重要なことは、REASはエラー抑制プロトコル自体の清潔さを前提とせず、それゆえに真に堅牢であり、新たに挿入されたゲートが無視できないコヒーレントノイズを持つ状況に適用できる。 さらに,REASは,いくつかのゲートをそのようなノイズに対して頑健に変形させることにより,ある種のデコヒーレンスノイズを抑制できることを示し,数値シミュレーションにおける誤差スケーリングの2次抑制の実証によって検証した。 そこで本研究では,誤り訂正と併用して,フォールトトレラント量子計算への有効な経路として,高度で堅牢な誤り抑制手法を提案する。

関連論文リスト

• Universal quantum computation via scalable measurement-free error correction [45.29832252085144]
  本研究では,中間回路計測を行なわずに誤り訂正を行うシナリオにおいて,普遍的な量子計算をフォールトトレラントにすることができることを示す。 論理的な$mathitCCZ$ゲートを実現するため,Bacon-Shor符号の無測定変形プロトコルを導入する。 特に,回路レベルのエラーレートが10～3ドル以下であれば,破れない論理性能が達成可能であることを示す。
  論文  参考訳（メタデータ） (2024-12-19T18:55:44Z)
• Error Crafting in Mixed Quantum Gate Synthesis [0.16777183511743468]
  任意の単一量子ユニタリの残差をパウリとし、誤差を非分極化する。 特にパウリ回転ゲートの場合、工法により残留誤差を立方次まで抑えることができる。 我々の研究は、エラー対策を編成する量子回路設計とアーキテクチャの新たな道を開く。
  論文  参考訳（メタデータ） (2024-05-24T13:54:11Z)
• Fast Flux-Activated Leakage Reduction for Superconducting Quantum Circuits [84.60542868688235]
  量子ビット実装のマルチレベル構造から生じる計算部分空間から漏れること。 パラメトリックフラックス変調を用いた超伝導量子ビットの資源効率向上のためのユニバーサルリーク低減ユニットを提案する。 繰り返し重み付け安定化器測定におけるリーク低減ユニットの使用により,検出されたエラーの総数を,スケーラブルな方法で削減できることを実証した。
  論文  参考訳（メタデータ） (2023-09-13T16:21:32Z)
• Demonstrating a long-coherence dual-rail erasure qubit using tunable transmons [59.63080344946083]
  共振結合された一対のトランスモンからなる「デュアルレール量子ビット」が高コヒーレントな消去量子ビットを形成することを示す。 我々は、チェック毎に0.1%$ dephasingエラーを導入しながら、消去エラーの中間回路検出を実演する。 この研究は、ハードウェア効率の量子誤り訂正のための魅力的なビルディングブロックとして、トランスモンベースのデュアルレールキュービットを確立する。
  論文  参考訳（メタデータ） (2023-07-17T18:00:01Z)
• Single-shot error mitigation by coherent Pauli checks [6.992823294269743]
  完全な誤り訂正を行うことなく、量子回路の出力分布からサンプルを生成する方法を示す。 我々のアプローチは、クリフォード回路の誤差を検出するコヒーレント・パウリ・チェックに基づいている。
  論文  参考訳（メタデータ） (2022-12-07T20:03:07Z)
• Experimental Characterization of Fault-Tolerant Circuits in Small-Scale Quantum Processors [67.47400131519277]
  符号の論理ゲートセットは、10以上のゲートシーケンスに対してフォールトトレラントとみなすことができる。 一部の回路は耐故障性基準を満たしていなかった。 試験した回路が低次元の出力状態に制限された場合に、耐故障性基準を評価するのが最も正確である。
  論文  参考訳（メタデータ） (2021-12-08T01:52:36Z)
• Software mitigation of coherent two-qubit gate errors [55.878249096379804]
  2量子ゲートは量子コンピューティングの重要な構成要素である。 しかし、量子ビット間の不要な相互作用(いわゆる寄生ゲート)は、量子アプリケーションの性能を低下させる。 寄生性2ビットゲート誤差を軽減するための2つのソフトウェア手法を提案する。
  論文  参考訳（メタデータ） (2021-11-08T17:37:27Z)
• Fault-tolerant parity readout on a shuttling-based trapped-ion quantum computer [64.47265213752996]
  耐故障性ウェイト4パリティチェック測定方式を実験的に実証した。 フラグ条件パリティ測定の単発忠実度は93.2(2)%である。 このスキームは、安定化器量子誤り訂正プロトコルの幅広いクラスにおいて必須な構成要素である。
  論文  参考訳（メタデータ） (2021-07-13T20:08:04Z)
• Exponential Error Suppression for Near-Term Quantum Devices [0.0]
  NISQ時代には、最小のQECでさえ採用するために必要な複雑さと規模は禁じられている。 観測可能な天体の期待値を推定する重要な場合において、実効的な指数的抑制を達成できることが示される。
  論文  参考訳（メタデータ） (2020-11-11T18:00:38Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。