Fugu-MT 論文翻訳(概要): Many-body computing on Field Programmable Gate Arrays

論文の概要: Many-body computing on Field Programmable Gate Arrays

arxiv url: http://arxiv.org/abs/2402.06415v1
Date: Fri, 9 Feb 2024 14:01:02 GMT
ステータス: 処理完了
システム内更新日: 2024-02-12 16:38:33.578662
Title: Many-body computing on Field Programmable Gate Arrays
Title（参考訳）: フィールドプログラマブルゲートアレイによる多体計算
Authors: Songtai Lv, Yang Liang, Yuchen Meng, Xiaochen Yao, Jincheng Xu, Yang Liu, Qibin Zheng, Haiyuan Zou
Abstract要約: 我々は、量子多体計算を行うために、FPGA(Field Programmable Gate Arrays)の機能を利用する。この結果、CPUベースの計算に比べて10倍のスピードアップを実現している。
参考スコア（独自算出の注目度）: 5.612626580467746
License: http://creativecommons.org/publicdomain/zero/1.0/
Abstract: A new implementation of many-body calculations is of paramount importance in the field of computational physics. In this study, we leverage the capabilities of Field Programmable Gate Arrays (FPGAs) for conducting quantum many-body calculations. Through the design of appropriate schemes for Monte Carlo and tensor network methods, we effectively utilize the parallel processing capabilities provided by FPGAs. This has resulted in a remarkable tenfold speedup compared to CPU-based computation for a Monte Carlo algorithm. We also demonstrate, for the first time, the utilization of FPGA to accelerate a typical tensor network algorithm. Our findings unambiguously highlight the significant advantages of hardware implementation and pave the way for novel approaches to many-body calculations.
Abstract（参考訳）: 多体計算の新たな実装は、計算物理学の分野において最も重要である。本研究では,フィールドプログラマブルゲートアレイ(FPGA)の機能を利用して,量子多体計算を行う。モンテカルロ法とテンソルネットワーク法の適切なスキームの設計により,FPGAの並列処理能力を効果的に活用する。この結果、モンテカルロアルゴリズムのCPUベースの計算に比べて10倍の高速化が達成された。また,典型的なテンソルネットワークアルゴリズムを高速化するためのfpgaの利用を初めて実証した。我々の発見は、ハードウェア実装の大きな利点を強調し、多体計算への新しいアプローチの道を開くものである。

関連論文リスト

A High-Speed Hardware Algorithm for Modulus Operation and its Application in Prime Number Calculation [0.0]
提案アルゴリズムは加算演算,減算演算,論理演算,ビットシフト演算のみを用いる。暗号化アプリケーションにおけるスケーラビリティの課題に対処する。このアルゴリズムを50,000までの素数計算に適用すると、実用性と性能上の利点が示される。
論文参考訳（メタデータ） (2024-07-17T13:24:52Z)
Fast, Scalable, Energy-Efficient Non-element-wise Matrix Multiplication on FPGA [10.630802853096462]
現代のニューラルネットワーク(NN)アーキテクチャは、膨大な数の乗算演算に依存している。本稿ではFPGA上の高スループット,スケーラブル,エネルギー効率の非要素的行列乗算ユニットを提案する。 AMUを使用すると、FPGAベースの量子ニューラルネットワーク(QNN)アクセラレーターの最先端ソリューションよりも最大9倍高いスループットと112倍高いエネルギー効率が得られる。
論文参考訳（メタデータ） (2024-07-02T15:28:10Z)
Randomized Polar Codes for Anytime Distributed Machine Learning [66.46612460837147]
本稿では,低速な計算ノードに対して堅牢で,線形演算の近似計算と精度の両立が可能な分散コンピューティングフレームワークを提案する。本稿では,復号化のための計算複雑性を低く保ちながら,実数値データを扱うための逐次復号アルゴリズムを提案する。大規模行列乗算やブラックボックス最適化など,様々な文脈において,このフレームワークの潜在的な応用を実証する。
論文参考訳（メタデータ） (2023-09-01T18:02:04Z)
Reconfigurable Distributed FPGA Cluster Design for Deep Learning Accelerators [59.11160990637615]
エッジコンピューティングアプリケーション用に設計された低消費電力組み込みFPGAに基づく分散システムを提案する。提案システムは,様々なニューラルネットワーク(NN)モデルを同時に実行し,パイプライン構造にグラフを配置し,NNグラフの最も計算集約的な層により大きなリソースを手動で割り当てる。
論文参考訳（メタデータ） (2023-05-24T16:08:55Z)
Decomposition of Matrix Product States into Shallow Quantum Circuits [62.5210028594015]
テンソルネットワーク(TN)アルゴリズムは、パラメタライズド量子回路(PQC)にマッピングできる本稿では,現実的な量子回路を用いてTN状態を近似する新しいプロトコルを提案する。その結果、量子回路の逐次的な成長と最適化を含む1つの特定のプロトコルが、他の全ての手法より優れていることが明らかとなった。
論文参考訳（メタデータ） (2022-09-01T17:08:41Z)
FPGA-based AI Smart NICs for Scalable Distributed AI Training Systems [62.20308752994373]
我々は、フィールドプログラマブルゲートアレイ(FPGA)を用いた分散AI訓練システムのための新しいスマートネットワークインタフェースカード(NIC)を提案する。提案するFPGAベースのAIスマートNICは,従来のNICを用いたベースラインシステムと比較して,6ノードで1.6倍,32ノードで2.5倍の性能向上が期待できる。
論文参考訳（メタデータ） (2022-04-22T21:57:00Z)
A Deep Learning Inference Scheme Based on Pipelined Matrix Multiplication Acceleration Design and Non-uniform Quantization [9.454905560571085]
本稿では,パイプライン行列乗算法と非一様量子化法に基づく低消費電力多層パーセプトロン(MLP)加速器を提案する。その結果,本手法は少ない消費電力で優れた性能が得られることがわかった。
論文参考訳（メタデータ） (2021-10-10T17:31:27Z)
Accelerated Charged Particle Tracking with Graph Neural Networks on FPGAs [0.0]
グラフニューラルネットワークに基づく荷電粒子追跡のためのアルゴリズムのFPGA実装を開発し,研究する。 CPUベースの実行の大幅な高速化が可能であり、将来的にはそのようなアルゴリズムを効果的に利用できるようになる可能性がある。
論文参考訳（メタデータ） (2020-11-30T18:17:43Z)
An FPGA Accelerated Method for Training Feed-forward Neural Networks Using Alternating Direction Method of Multipliers and LSMR [2.8747398859585376]
ニューラルネットワークトレーニングのための新しいFPGAアクセラレーションアルゴリズムの設計、実装、デプロイ、テストに成功した。本手法は,並列特性が強い乗算器アルゴリズムの交互方向法に基づく。我々は,Intel FPGA SDK for OpenCLを用いたFPGAアクセラレーションバージョンを開発し,その後,Intel Arria 10 GX FPGA上でプログラムのデプロイに成功した。
論文参考訳（メタデータ） (2020-09-06T17:33:03Z)
Coded Distributed Computing with Partial Recovery [56.08535873173518]
部分回復型符号化計算(CCPR)と呼ばれる新しい符号化行列ベクトル乗法を導入する。 CCPRは計算時間と復号化の複雑さを減らし、精度と計算速度のトレードオフを可能にする。次に、この手法をより一般的な計算タスクの分散実装に拡張し、部分的回復を伴う符号化通信方式を提案する。
論文参考訳（メタデータ） (2020-07-04T21:34:49Z)
Minimal Filtering Algorithms for Convolutional Neural Networks [82.24592140096622]
我々は,M=3,5,7,9,11の基本的なフィルタリング操作を実装するための完全並列ハードウェア指向アルゴリズムを開発した。各ケースにおける提案アルゴリズムの完全な並列ハードウェア実装は、組込み乗算器の数を約30%削減する。
論文参考訳（メタデータ） (2020-04-12T13:18:25Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。