論文の概要: Synergistic Dynamical Decoupling and Circuit Design for Enhanced Algorithm Performance on Near-Term Quantum Devices

• arxiv url: http://arxiv.org/abs/2405.17230v1
• Date: Mon, 27 May 2024 14:48:05 GMT
• ステータス: 処理完了
• システム内更新日: 2024-05-28 15:03:23.912568
• Title: Synergistic Dynamical Decoupling and Circuit Design for Enhanced Algorithm Performance on Near-Term Quantum Devices
• Title（参考訳）: 近接量子デバイス上でのアルゴリズム性能向上のための相乗的動的デカップリングと回路設計
• Authors: Yanjun Ji, Ilia Polian,
• Abstract要約: 動的デカップリングは、短期量子デバイスにおけるエラーを軽減するための有望な手法である。 ハードウェアの特徴とアルゴリズム設計がDDの有効性にどのように影響するかを分析する。 その結果,DDの有効性とアルゴリズム固有の性能との逆関係が明らかとなった。
• 参考スコア（独自算出の注目度）: 0.5261718469769447
• License: http://arxiv.org/licenses/nonexclusive-distrib/1.0/
• Abstract: Dynamical decoupling (DD) is a promising technique for mitigating errors in near term quantum devices. However, its effectiveness depends on both hardware characteristics and algorithm implementation details. This paper explores the synergistic effects of dynamical decoupling and optimized circuit design in maximizing the performance and robustness of algorithms on near term quantum devices. By utilizing eight IBM quantum devices, we analyze how hardware features and algorithm design impact the effectiveness of DD for error mitigation. Our analysis takes into account factors such as circuit fidelity, scheduling duration, and hardware native gate set. We also examine the influence of algorithmic implementation details including specific gate decompositions, DD sequences, and optimization levels. The results reveal an inverse relationship between the effectiveness of DD and the inherent performance of the algorithm. Furthermore, we emphasize the importance of gate directionality and circuit symmetry in improving performance. This study offers valuable insights for optimizing DD protocols and circuit designs, highlighting the significance of a holistic approach that leverages both hardware features and algorithm design for high quality and reliable execution of near term quantum algorithms.
• Abstract（参考訳）: 動的デカップリング(DD)は、短期量子デバイスにおけるエラーを軽減するための有望な手法である。 しかし、その有効性はハードウェアの特性とアルゴリズムの実装の詳細に依存する。 本稿では,量子デバイス上でのアルゴリズムの性能とロバスト性を最大化するために,動的デカップリングと最適化回路設計の相乗効果について検討する。 8つのIBM量子デバイスを利用することで、ハードウェア機能とアルゴリズム設計がDDの有効性にどのように影響するかを分析する。 本分析では,回路忠実度,スケジューリング時間,ハードウェアネイティブゲートセットなどの要因を考慮に入れた。 また、特定のゲート分解、DDシーケンス、最適化レベルを含むアルゴリズム実装の詳細の影響についても検討する。 その結果,DDの有効性とアルゴリズム固有の性能との逆関係が明らかとなった。 さらに,性能向上におけるゲート指向性と回路対称性の重要性を強調した。 本研究は、DDプロトコルと回路設計の最適化に有用な洞察を提供し、ハードウェアの特徴とアルゴリズム設計の両方を活かし、短期量子アルゴリズムの高品質で信頼性の高い実行に活用する全体的なアプローチの重要性を強調した。

関連論文リスト

• Quantum Circuit Synthesis and Compilation Optimization: Overview and Prospects [0.0]
  本稿では,論理回路設計とコンパイル最適化のステップを組み合わせて,アルゴリズムレベルから量子ハードウェアにまたがる統合設計と最適化スキームの実現可能性について検討する。 AIアルゴリズムの異常な認知と学習能力を活用することで、手作業による設計コストを削減し、実行の精度と効率を高め、ハードウェア上での量子アルゴリズムの優位性の実装と検証を容易にする。
  論文  参考訳（メタデータ） (2024-06-30T15:50:10Z)
• A Fast and Adaptable Algorithm for Optimal Multi-Qubit Pathfinding in Quantum Circuit Compilation [0.0]
  この研究は、量子回路のコンパイルマッピング問題における臨界サブルーチンとして、マルチキュービットパスフィンディングに焦点を当てている。 本稿では,回路SWAPゲート深さに対して量子ハードウェア上で量子ビットを最適にナビゲートする二進整数線形計画法を用いてモデル化したアルゴリズムを提案する。 我々は、様々な量子ハードウェアレイアウトのアルゴリズムをベンチマークし、計算ランタイム、解SWAP深さ、累積SWAPゲート誤差率などの特性を評価した。
  論文  参考訳（メタデータ） (2024-05-29T05:59:15Z)
• Bayesian Parameterized Quantum Circuit Optimization (BPQCO): A task and hardware-dependent approach [49.89480853499917]
  変分量子アルゴリズム(VQA)は、最適化と機械学習問題を解決するための有望な量子代替手段として登場した。 本稿では,回路設計が2つの分類問題に対して得られる性能に与える影響を実験的に示す。 また、実量子コンピュータのシミュレーションにおいて、ノイズの存在下で得られた回路の劣化について検討する。
  論文  参考訳（メタデータ） (2024-04-17T11:00:12Z)
• Curriculum reinforcement learning for quantum architecture search under hardware errors [1.583327010995414]
  本研究は、VQAデプロイメントにおける課題に対処するために設計されたカリキュラムベースの強化学習QAS(CRLQAS)を導入する。 このアルゴリズムは、(i)環境力学の3Dアーキテクチャを符号化し、回路の探索空間を効率的に探索する。 研究を容易にするため,雑音量子回路の計算効率を大幅に向上させる最適化シミュレータを開発した。
  論文  参考訳（メタデータ） (2024-02-05T20:33:00Z)
• Superconducting processor design optimization for quantum error correction performance [3.6723640056915436]
  ハミルトンおよび量子誤り訂正レベルの両方にまたがるマルチレベルシミュレーションフレームワークを提案する。 このツールセットは、量子メモリパフォーマンスなどの特定の目的に合わせて設計最適化を支援する。 我々はフラキソニウム量子ビットの多経路結合スキームによるアプローチを実証する。
  論文  参考訳（メタデータ） (2023-12-07T10:13:08Z)
• Decomposition of Matrix Product States into Shallow Quantum Circuits [62.5210028594015]
  テンソルネットワーク(TN)アルゴリズムは、パラメタライズド量子回路(PQC)にマッピングできる 本稿では,現実的な量子回路を用いてTN状態を近似する新しいプロトコルを提案する。 その結果、量子回路の逐次的な成長と最適化を含む1つの特定のプロトコルが、他の全ての手法より優れていることが明らかとなった。
  論文  参考訳（メタデータ） (2022-09-01T17:08:41Z)
• Scaling Quantum Approximate Optimization on Near-term Hardware [49.94954584453379]
  我々は、様々なレベルの接続性を持つハードウェアアーキテクチャのための最適化回路により、期待されるリソース要求のスケーリングを定量化する。 問題の大きさと問題グラフの次数で指数関数的に増大する。 これらの問題は、ハードウェア接続性の向上や、より少ない回路層で高い性能を達成するQAOAの変更によって緩和される可能性がある。
  論文  参考訳（メタデータ） (2022-01-06T21:02:30Z)
• Performance Evaluations of Noisy Approximate Quantum Fourier Arithmetic [1.1140384738063092]
  量子コンピュータ上でQFTベースの整数加算と乗算を実装した。 これらの演算は様々な量子応用に基本的である。 我々はこれらの実装をIBMの超伝導量子ビットアーキテクチャに基づいて評価する。
  論文  参考訳（メタデータ） (2021-12-17T06:51:18Z)
• Variational Quantum Optimization with Multi-Basis Encodings [62.72309460291971]
  マルチバスグラフ複雑性と非線形活性化関数の2つの革新の恩恵を受ける新しい変分量子アルゴリズムを導入する。 その結果,最適化性能が向上し,有効景観が2つ向上し,測定の進歩が減少した。
  論文  参考訳（メタデータ） (2021-06-24T20:16:02Z)
• Adaptive pruning-based optimization of parameterized quantum circuits [62.997667081978825]
  Variisyハイブリッド量子古典アルゴリズムは、ノイズ中間量子デバイスの使用を最大化する強力なツールである。 我々は、変分量子アルゴリズムで使用されるそのようなアンサーゼを「効率的な回路訓練」(PECT)と呼ぶ戦略を提案する。 すべてのアンサッツパラメータを一度に最適化する代わりに、PECTは一連の変分アルゴリズムを起動する。
  論文  参考訳（メタデータ） (2020-10-01T18:14:11Z)
• Space-efficient binary optimization for variational computing [68.8204255655161]
  本研究では,トラベリングセールスマン問題に必要なキュービット数を大幅に削減できることを示す。 また、量子ビット効率と回路深さ効率のモデルを円滑に補間する符号化方式を提案する。
  論文  参考訳（メタデータ） (2020-09-15T18:17:27Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。