Fugu-MT 論文翻訳(概要): Scalable Test Generation to Trigger Rare Targets in High-Level Synthesizable IPs for Cloud FPGAs

論文の概要: Scalable Test Generation to Trigger Rare Targets in High-Level Synthesizable IPs for Cloud FPGAs

arxiv url: http://arxiv.org/abs/2405.19948v1
Date: Thu, 30 May 2024 11:10:11 GMT
ステータス: 処理完了
システム内更新日: 2024-05-31 14:47:58.262485
Title: Scalable Test Generation to Trigger Rare Targets in High-Level Synthesizable IPs for Cloud FPGAs
Title（参考訳）: クラウドFPGA用高レベル合成可能なIPにおける希少ターゲットトリガーのためのスケーラブルなテスト生成
Authors: Mukta Debnath, Animesh Basak Chowdhury, Debasri Saha, Susmita Sur-Kolay,
Abstract要約: 本研究では,HLSで開発されたクラウドIPを対象とした高度なテスト手法を提案する。 FPGA ベースのクラウド IP の特徴とクラウド関連脅威を組み込んだ HLS ベンチマークによる評価により,本フレームワークの有効性を実証した。
参考スコア（独自算出の注目度）: 0.1285666675142425
License: http://creativecommons.org/licenses/by/4.0/
Abstract: High-Level Synthesis (HLS) has transformed the development of complex Hardware IPs (HWIP) by offering abstraction and configurability through languages like SystemC/C++, particularly for Field Programmable Gate Array (FPGA) accelerators in high-performance and cloud computing contexts. These IPs can be synthesized for different FPGA boards in cloud, offering compact area requirements and enhanced flexibility. HLS enables designs to execute directly on ARM processors within modern FPGAs without the need for Register Transfer Level (RTL) synthesis, thereby conserving FPGA resources. While HLS offers flexibility and efficiency, it also introduces potential vulnerabilities such as the presence of hidden circuitry, including the possibility of hosting hardware trojans within designs. In cloud environments, these vulnerabilities pose significant security concerns such as leakage of sensitive data, IP functionality disruption and hardware damage, necessitating the development of robust testing frameworks. This research presents an advanced testing approach for HLS-developed cloud IPs, specifically targeting hidden malicious functionalities that may exist in rare conditions within the design. The proposed method leverages selective instrumentation, combining greybox fuzzing and concolic execution techniques to enhance test generation capabilities. Evaluation conducted on various HLS benchmarks, possessing characteristics of FPGA-based cloud IPs with embedded cloud related threats, demonstrates the effectiveness of our framework in detecting trojans and rare scenarios, showcasing improvements in coverage, time efficiency, memory usage, and testing costs compared to existing methods.
Abstract（参考訳）: 高レベル合成(HLS)は複雑なハードウェアIP(HWIP)の開発を、SystemC/C++のような言語、特に高性能およびクラウドコンピューティングのコンテキストにおけるフィールドプログラマブルゲートアレイ(FPGA)アクセラレータを通じて抽象化と構成性を提供することによって変革した。これらのIPはクラウド上の様々なFPGAボード向けに合成することができ、コンパクトな領域要件と柔軟性を提供する。 HLSは、レジスタ転送レベル(RTL)合成を必要とせずに、最新のFPGA内でARMプロセッサ上で直接実行する設計を可能にし、FPGAリソースを保存する。 HLSは柔軟性と効率性を提供するが、設計中にハードウェアトロイの木馬をホストする可能性など、隠れた回路の存在のような潜在的な脆弱性も導入している。クラウド環境では、これらの脆弱性は機密データの漏洩、IP機能の破壊、ハードウェアの損傷といった重大なセキュリティ上の懸念を生じさせ、堅牢なテストフレームワークの開発を必要としている。本研究では,HLS が開発したクラウド IP の高度なテスト手法を提案する。提案手法は, グレーボックスファジングとコンコリック実行技術を組み合わせた選択的インスツルメンテーションを利用して, テスト生成能力を向上する。 FPGAベースのクラウドIPの特徴を組み込んだHLSベンチマークで行った評価では,トロイの木馬や稀なシナリオの検出,カバレッジ,時間効率,メモリ使用量,既存手法と比較してテストコストが向上したことを示す。

関連論文リスト

AdaLog: Post-Training Quantization for Vision Transformers with Adaptive Logarithm Quantizer [54.713778961605115]
Vision Transformer (ViT) はコンピュータビジョンコミュニティにおいて最も普及しているバックボーンネットワークの1つである。本稿では,AdaLog(Adaptive Logarithm AdaLog)量子化器を提案する。
論文参考訳（メタデータ） (2024-07-17T18:38:48Z)
Enhancing Dropout-based Bayesian Neural Networks with Multi-Exit on FPGA [20.629635991749808]
本稿では,フィールドプログラマブルゲートアレイ(FPGA)ベースのアクセラレータを効率よく生成するアルゴリズムとハードウェアの共同設計フレームワークを提案する。アルゴリズムレベルでは、計算とメモリのオーバーヘッドを低減した、新しいマルチエグジット・ドロップアウトベースのベイズNNを提案する。ハードウェアレベルでは,提案する効率的なベイズNNのためのFPGAベースのアクセラレータを生成するための変換フレームワークを提案する。
論文参考訳（メタデータ） (2024-06-20T17:08:42Z)
Reconfigurable Edge Hardware for Intelligent IDS: Systematic Approach [0.0]
侵入検知システム(IDS)は、ネットワークセキュリティを強制するための重要なセキュリティ対策である。本稿では,エッジデバイスの具体的な要件に対処しつつ,インテリジェントIDS(I-IDS)の概念を分析する。再構成可能なエッジハードウェア上でI-IDSを構築するための体系的なアプローチを導入する。
論文参考訳（メタデータ） (2024-04-13T17:24:18Z)
Effective Intrusion Detection in Heterogeneous Internet-of-Things Networks via Ensemble Knowledge Distillation-based Federated Learning [52.6706505729803]
我々は、分散化された侵入検知システムの共有モデル(IDS)を協調訓練するために、フェデレートラーニング(FL)を導入する。 FLEKDは従来のモデル融合法よりも柔軟な凝集法を実現する。実験の結果,提案手法は,速度と性能の両面で,局所訓練と従来のFLよりも優れていた。
論文参考訳（メタデータ） (2024-01-22T14:16:37Z)
HasTEE+ : Confidential Cloud Computing and Analytics with Haskell [50.994023665559496]
信頼性コンピューティングは、Trusted Execution Environments(TEEs)と呼ばれる特別なハードウェア隔離ユニットを使用して、コテナントクラウドデプロイメントにおける機密コードとデータの保護を可能にする。低レベルのC/C++ベースのツールチェーンを提供するTEEは、固有のメモリ安全性の脆弱性の影響を受けやすく、明示的で暗黙的な情報フローのリークを監視するための言語構造が欠如している。私たちは、Haskellに埋め込まれたドメイン固有言語(cla)であるHasTEE+を使って、上記の問題に対処します。
論文参考訳（メタデータ） (2024-01-17T00:56:23Z)
Security and Reliability Evaluation of Countermeasures implemented using High-Level Synthesis [0.0]
サイドチャネル分析(SCA)とフォールトインジェクション(FI)攻撃は強力なハードウェア攻撃である。 HLSツールにセキュリティと信頼性による最適化が欠如しているため、HLSベースの設計では、アルゴリズムの特性と対策が損なわれていないことを検証する必要がある。
論文参考訳（メタデータ） (2023-12-11T10:13:47Z)
DASICS: Enhancing Memory Protection with Dynamic Compartmentalization [7.802648283305372]
本稿では,DASICS (Dynamic in-Address-Space isolation by Code Segments) のセキュアプロセッサ設計について述べる。複数の特権レベルにわたる動的で柔軟なセキュリティ保護、データフロー保護、制御フロー保護、セキュアなシステムコールを提供する。我々は,DASICSをベースとしたハードウェアFPGAプロトタイプとソフトウェアQEMUシミュレータのプロトタイプを実装し,適応性のためのシステムソフトウェアを改良した。
論文参考訳（メタデータ） (2023-10-10T09:05:29Z)
SATAY: A Streaming Architecture Toolflow for Accelerating YOLO Models on FPGA Devices [48.47320494918925]
この作業は、超低レイテンシアプリケーションのために、最先端のオブジェクト検出モデルをFPGAデバイスにデプロイする際の課題に対処する。 YOLOアクセラレータにはストリーミングアーキテクチャ設計を採用しており、チップ上で完全なモデルを深くパイプライン化して実装しています。データフロー方式でYOLOモデルの動作をサポートする新しいハードウェアコンポーネントを導入し、オンチップメモリリソースの制限に対処するために、オフチップメモリバッファリングを導入する。
論文参考訳（メタデータ） (2023-09-04T13:15:01Z)
Exploiting FPGA Capabilities for Accelerated Biomedical Computing [0.0]
本研究では、フィールドプログラマブルゲートアレイ(FPGA)を用いたECG信号解析のための高度なニューラルネットワークアーキテクチャを提案する。我々は、トレーニングと検証にMIT-BIH Arrhythmia Databaseを使用し、堅牢性を改善するためにガウスノイズを導入した。この研究は最終的に、様々なアプリケーションのためのFPGA上でのニューラルネットワーク性能を最適化するためのガイドを提供する。
論文参考訳（メタデータ） (2023-07-16T01:20:17Z)
End-to-end codesign of Hessian-aware quantized neural networks for FPGAs and ASICs [49.358119307844035]
我々は、共設計ニューラルネットワーク(NN)のトレーニングと実装のためのエンドツーエンドワークフローを開発する。これにより、ハードウェアにおける効率的なNN実装が、非専門家に、単一のオープンソースワークフローでアクセスできるようになる。大型ハドロン衝突型加速器(LHC)の40MHz衝突速度で動作しなければならないトリガー決定を含む粒子物理学アプリケーションにおけるワークフローを実演する。シミュレーションLHC陽子-陽子衝突における高速粒子ジェット用混合精度NNを実装した。
論文参考訳（メタデータ） (2023-04-13T18:00:01Z)
EdgeBERT: Sentence-Level Energy Optimizations for Latency-Aware Multi-Task NLP Inference [82.1584439276834]
BERTのようなトランスフォーマーベースの言語モデルでは、自然言語処理(NLP)タスクの精度が大幅に向上する。 We present EdgeBERT, a in-deepth algorithm- hardware co-design for latency-aware energy optimization for multi-task NLP。
論文参考訳（メタデータ） (2020-11-28T19:21:47Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。