論文の概要: Limited Parallelization in Gate Operations Leads to Higher Space Overhead and Lower Noise Threshold

• arxiv url: http://arxiv.org/abs/2410.04156v1
• Date: Tue, 29 Oct 2024 11:48:56 GMT
• ステータス: 処理完了
• システム内更新日: 2024-11-02 13:51:18.590012
• Title: Limited Parallelization in Gate Operations Leads to Higher Space Overhead and Lower Noise Threshold
• Title（参考訳）: ゲート操作における並列化の制限は, 高次空間オーバヘッドと低騒音閾値に繋がる
• Authors: Sai Sanjay Narayanan, Smita Bagewadi, Avhishek Chatterjee,
• Abstract要約: 耐故障性スキームのオーバーヘッドは、並列化のレベル、ゲート操作の速度、デコヒーレンス率に依存するべきである。 ノイズ閾値は、並列化のレベルが0に近づくにつれてゼロに近づく。
• 参考スコア（独自算出の注目度）: 1.17431678544333
• License: http://arxiv.org/licenses/nonexclusive-distrib/1.0/
• Abstract: Decoherence of qubits during gate operations in the error correction phase of fault-tolerant computation is significant since, in practice, gate operations are neither instantaneous nor are they sufficiently parallelized. Thus, in practice, the overhead of a fault-tolerant scheme should depend on the level of parallelization, the speed of gate operations, and the rate of decoherence. In this paper, we obtain a lower bound on the required space overhead for any fault-tolerant technique when the decoherence process is Markov and the errors are either erasure or depolarization. An implication of this bound is that the noise or decoherence threshold, i.e., the noise beyond which no reliable memory (circuit) can be realized, decreases with a decrease in the level of parallelization in gate operations. Also, the noise threshold approaches zero as the level of parallelization approaches zero, implying that any fault-tolerant implementations must strive for sufficient parallelization in gate operations.
• Abstract（参考訳）: フォールトトレラント計算の誤差補正フェーズにおけるゲート操作中のキュービットのデコヒーレンスは、実際にはゲート操作は瞬時ではなく、十分に並列化されていないため重要である。 したがって、実際には、フォールトトレラント方式のオーバーヘッドは、並列化のレベル、ゲート操作の速度、デコヒーレンス率に依存するべきである。 本稿では,デコヒーレンスプロセスがマルコフであり,エラーが消去あるいは非分極である場合,フォールトトレラント技術に必要な空間オーバーヘッドを低くする。 この境界は、ノイズまたはデコヒーレンスしきい値、すなわち信頼性のあるメモリ(回路)が実現できないノイズが、ゲート操作における並列化のレベルを低下させることで減少することを意味する。 また、ノイズ閾値はゼロに近づき、並列化のレベルはゼロに近づき、フォールトトレラントな実装はゲート演算において十分な並列化を行わなければならない。

関連論文リスト

• Performance Analysis for Crosstalk Errors between Parallel Entangling Gates in Trapped Ion Quantum Error Correction [0.0]
  物理量子ビットの様々なクロストーク誤差、ゲート不完全性、コヒーレンス時間の下で論理誤差率とコヒーレンス時間を数値計算する。 現実的なパラメータの下では、ブレーク・エクイティ・ポイントに到達できることが示される。
  論文  参考訳（メタデータ） (2025-01-16T14:15:51Z)
• Optimizing quantum gates towards the scale of logical qubits [78.55133994211627]
  量子ゲート理論の基本的な前提は、量子ゲートはフォールトトレランスの誤差閾値を超えることなく、大きなプロセッサにスケールできるということである。 ここでは、このような問題を克服できる戦略について報告する。 我々は、68個の周波数可変ビットの周波数軌跡をコレオグラフィーして、超伝導エラー中に単一量子ビットを実行することを示した。
  論文  参考訳（メタデータ） (2023-08-04T13:39:46Z)
• Hamiltonian Phase Error in Resonantly Driven CNOT Gate Above the Fault-Tolerant Threshold [0.0]
  電子スピン量子ビットは スケーラブルな量子プロセッサのための 有望なプラットフォームです 本格的な量子コンピュータは、高忠実度量子ゲートを必要とする量子エラー補正を必要とする。 交換型シリコン量子プロセッサにおいて,高忠実度制御回転ゲートの簡易かつ信頼性の高い校正手順を示す。
  論文  参考訳（メタデータ） (2023-07-18T07:44:00Z)
• Demonstrating a long-coherence dual-rail erasure qubit using tunable transmons [59.63080344946083]
  共振結合された一対のトランスモンからなる「デュアルレール量子ビット」が高コヒーレントな消去量子ビットを形成することを示す。 我々は、チェック毎に0.1%$ dephasingエラーを導入しながら、消去エラーの中間回路検出を実演する。 この研究は、ハードウェア効率の量子誤り訂正のための魅力的なビルディングブロックとして、トランスモンベースのデュアルレールキュービットを確立する。
  論文  参考訳（メタデータ） (2023-07-17T18:00:01Z)
• High-fidelity parallel entangling gates on a neutral atom quantum computer [41.74498230885008]
  最大60個の原子に99.5%の忠実度を持つ2量子エンタングリングゲートの実現を報告した。 これらの進歩は、量子アルゴリズム、誤り訂正回路、デジタルシミュレーションの大規模実装の基礎となった。
  論文  参考訳（メタデータ） (2023-04-11T18:00:04Z)
• A Converse for Fault-tolerant Quantum Computation [1.2031796234206134]
  本稿では,単位演算子を含む演算クラスの$epsilon$-accurate実装に必要な冗長性の低い境界を求める。 実際に関係している部分指数深度とサブ線形ゲートサイズの場合、冗長性の境界は既知の下界よりも厳密である。
  論文  参考訳（メタデータ） (2022-11-01T18:43:14Z)
• Simulating scalar field theories on quantum computers with limited resources [62.997667081978825]
  量子ビットコンピュータ上での格子スカラー場理論を実装するための量子アルゴリズムを提案する。 このアルゴリズムは、通常の対称性相と壊れた対称性相の両方において、幅広い入力パラメータの効率的な$phi4$状態の準備を可能にする。
  論文  参考訳（メタデータ） (2022-10-14T17:28:15Z)
• Software mitigation of coherent two-qubit gate errors [55.878249096379804]
  2量子ゲートは量子コンピューティングの重要な構成要素である。 しかし、量子ビット間の不要な相互作用(いわゆる寄生ゲート)は、量子アプリケーションの性能を低下させる。 寄生性2ビットゲート誤差を軽減するための2つのソフトウェア手法を提案する。
  論文  参考訳（メタデータ） (2021-11-08T17:37:27Z)
• Error-divisible two-qubit gates [0.0]
  本稿では,2つのキュービットゲートを設計するための,シンプルで広く適用可能な形式について紹介する。 この研究は、一連の基準、およびそれらを満たすための波形とプロトコルの例を紹介します。 大規模に実装すれば,NISQアルゴリズムの性能は,エラー分割ゲートプロトコルにより大幅に向上する。
  論文  参考訳（メタデータ） (2021-10-22T00:42:17Z)
• Engineering fast bias-preserving gates on stabilized cat qubits [64.20602234702581]
  バイアス保存ゲートは、フォールトトレラント量子コンピューティングのリソースオーバーヘッドを大幅に削減することができる。 本研究では,非断熱誤差を克服するために,デリバティブに基づく漏洩抑制手法を適用した。
  論文  参考訳（メタデータ） (2021-05-28T15:20:21Z)
• Benchmarking Coherent Errors in Controlled-Phase Gates due to Spectator Qubits [0.0]
  制御相ゲートにおける位相誤差は、ゲートに係わる2つのキュービットを1つ以上のオブザーバキュービットに分散結合させることにより評価する。 本研究は,マルチキュービット設定におけるオン/オフ比が有限である2量子ゲートの忠実度に対する限界を理解するために重要である。
  論文  参考訳（メタデータ） (2020-05-12T16:44:27Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。