論文の概要: DPD-NeuralEngine: A 22-nm 6.6-TOPS/W/mm$^2$ Recurrent Neural Network Accelerator for Wideband Power Amplifier Digital Pre-Distortion

• arxiv url: http://arxiv.org/abs/2410.11766v1
• Date: Tue, 15 Oct 2024 16:39:50 GMT
• ステータス: 翻訳完了
• システム内更新日: 2024-10-16 14:03:11.835286
• Title: DPD-NeuralEngine: A 22-nm 6.6-TOPS/W/mm$^2$ Recurrent Neural Network Accelerator for Wideband Power Amplifier Digital Pre-Distortion
• Title（参考訳）: DPD-NeuralEngine:広帯域電力増幅器用22-nm 6.6-TOPS/W/mm$^2$リカレントニューラルネットワーク加速器
• Authors: Ang Li, Haolin Wu, Yizhuo Wu, Qinyu Chen, Leo C. N. de Vreede, Chang Gao,
• Abstract要約: DPD-NeuralEngine は Gated Recurrent Unit (GRU) Neural Network (NN) に基づく超高速、小型、電力効率の DPD 加速器である。 22nmのCMOS実装は2GHzで動作し、最大250MSpsのI/Q信号を処理できる。 我々の知る限り、この研究はAIベースのDPDアプリケーション固有集積回路(ASIC)アクセラレーターとしては初めてのものである。
• 参考スコア（独自算出の注目度）: 9.404504586344107
• License:
• Abstract: The increasing adoption of Deep Neural Network (DNN)-based Digital Pre-distortion (DPD) in modern communication systems necessitates efficient hardware implementations. This paper presents DPD-NeuralEngine, an ultra-fast, tiny-area, and power-efficient DPD accelerator based on a Gated Recurrent Unit (GRU) neural network (NN). Leveraging a co-designed software and hardware approach, our 22 nm CMOS implementation operates at 2 GHz, capable of processing I/Q signals up to 250 MSps. Experimental results demonstrate a throughput of 256.5 GOPS and power efficiency of 1.32 TOPS/W with DPD linearization performance measured in Adjacent Channel Power Ratio (ACPR) of -45.3 dBc and Error Vector Magnitude (EVM) of -39.8 dB. To our knowledge, this work represents the first AI-based DPD application-specific integrated circuit (ASIC) accelerator, achieving a power-area efficiency (PAE) of 6.6 TOPS/W/mm$^2$.
• Abstract（参考訳）: 現代の通信システムにおいて、ディープニューラルネットワーク(DNN)ベースのデジタル事前歪み(DPD)の採用が増加しているため、効率的なハードウェア実装が必要になった。 本稿では, Gated Recurrent Unit (GRU) ニューラルネットワーク(NN) に基づく超高速, 小型, 電力効率の DPD 加速器である DPD-NeuralEngine を提案する。 共同設計したソフトウェアとハードウェアのアプローチを活用し、22nmのCMOS実装は2GHzで動作し、最大250MSpsのI/Q信号を処理できる。 DPD線形化性能を持つ256.5GOPSのスループットと1.32TOPS/Wの電力効率を、-45.3dBcの隣接チャネル電力比(ACPR)と-39.8dBの誤差ベクトルマグニチュード(EVM)で測定した。 我々の知る限り、この研究はAIベースのDPDアプリケーション固有の集積回路(ASIC)アクセラレーターであり、6.6TOPS/W/mm$^2$の電力領域効率(PAE)を達成する。

関連論文リスト

• Analog Spiking Neuron in CMOS 28 nm Towards Large-Scale Neuromorphic Processors [0.8426358786287627]
  本研究では,TSMCの28nmCMOS技術を用いた低消費電力Leaky Integrate- and-Fireニューロンの設計を提案する。 製造されたニューロンは1.61 fJ/スパイクを消費し、34$mu m2$の活性領域を占有し、最大スパイク周波数は250mVで300kHzである。
  論文  参考訳（メタデータ） (2024-08-14T17:51:20Z)
• MP-DPD: Low-Complexity Mixed-Precision Neural Networks for Energy-Efficient Digital Predistortion of Wideband Power Amplifiers [8.58564278168083]
  Digital Pre-Distortion (DPD) は広帯域RFパワー増幅器(PA)の信号品質を向上させる 本稿では,エネルギー効率の DPD に対して,量子化された低精度固定点パラメータを用いたオープンソースの混合精度(MP)ニューラルネットワークを提案する。
  論文  参考訳（メタデータ） (2024-04-18T21:04:39Z)
• Ultra-low Power Deep Learning-based Monocular Relative Localization Onboard Nano-quadrotors [64.68349896377629]
  この研究は、2つのピアナノドロンのディープニューラルネットワーク(DNN)を介して、単分子の相対的な局所化に対処する、新しい自律的なエンドツーエンドシステムを示す。 超制約ナノドローンプラットフォームに対処するため,データセットの増大,量子化,システム最適化などを含む垂直統合フレームワークを提案する。 実験の結果,DNNは低分解能モノクローム画像のみを用いて最大2mの距離で10cmのターゲットナノドローンを正確に局在させることができることがわかった。
  論文  参考訳（メタデータ） (2023-03-03T14:14:08Z)
• FPGA-based AI Smart NICs for Scalable Distributed AI Training Systems [62.20308752994373]
  我々は、フィールドプログラマブルゲートアレイ(FPGA)を用いた分散AI訓練システムのための新しいスマートネットワークインタフェースカード(NIC)を提案する。 提案するFPGAベースのAIスマートNICは,従来のNICを用いたベースラインシステムと比較して,6ノードで1.6倍,32ノードで2.5倍の性能向上が期待できる。
  論文  参考訳（メタデータ） (2022-04-22T21:57:00Z)
• A Modular 1D-CNN Architecture for Real-time Digital Pre-distortion [0.0]
  本研究では,1次元畳み込みニューラルネットワーク(1D-CNN)ディジタルプリディストレーション(DPD)技術を実装し,RFパワー増幅器(PA)をリアルタイムに線形化する,ハードウェアフレンドリな新しいモジュラーアーキテクチャについて報告する。 100MHzの信号を用いた実験結果から,提案した1D-CNNはリアルタイムDPDアプリケーションにおいて,他のニューラルネットワークアーキテクチャと比較して優れた性能が得られることが示された。
  論文  参考訳（メタデータ） (2021-11-18T11:30:23Z)
• Two-Timescale End-to-End Learning for Channel Acquisition and Hybrid Precoding [94.40747235081466]
  本研究では,ミリ波(mmWave)大規模マルチインプット多重出力(MIMO)システムのためのエンドツーエンドの深層学習に基づくジョイントトランスシーバ設計アルゴリズムを提案する。 我々は受信したパイロットを受信機でフィードバックビットにマッピングし、さらに送信機でハイブリッドプリコーダにフィードバックビットをマッピングするDNNアーキテクチャを開発した。
  論文  参考訳（メタデータ） (2021-10-22T20:49:02Z)
• Deep Reinforcement Learning Based Multidimensional Resource Management for Energy Harvesting Cognitive NOMA Communications [64.1076645382049]
  エネルギー収穫(EH)、認知無線(CR)、非直交多重アクセス(NOMA)の組み合わせはエネルギー効率を向上させるための有望な解決策である。 本稿では,決定論的CR-NOMA IoTシステムにおけるスペクトル,エネルギー,時間資源管理について検討する。
  論文  参考訳（メタデータ） (2021-09-17T08:55:48Z)
• End-to-End Learning of OFDM Waveforms with PAPR and ACLR Constraints [15.423422040627331]
  送信機にニューラルネットワーク(NN)を用いて,PAPRと隣接チャネルリーク比(ACLR)を制御可能な高次元変調方式を学習することを提案する。 2つのNNはOFDM上で動作し、PAPRとACLRの制約を強制するトレーニングアルゴリズムを使用して、エンドツーエンドで共同最適化される。
  論文  参考訳（メタデータ） (2021-06-30T13:09:30Z)
• Sound Event Detection with Binary Neural Networks on Tightly Power-Constrained IoT Devices [20.349809458335532]
  サウンドイベント検出(SED)は、消費者およびスマートシティアプリケーションのホットトピックです。 Deep Neural Networksに基づく既存のアプローチは非常に効果的ですが、メモリ、電力、スループットの面で非常に要求が高いです。 本稿では,高エネルギー効率なRISC-V(8+1)コアGAP8マイクロコントローラと,極端量子化と小プリントバイナリニューラルネットワーク(BNN)の組み合わせについて検討する。
  論文  参考訳（メタデータ） (2021-01-12T12:38:23Z)
• Power Control for a URLLC-enabled UAV system incorporated with DNN-Based Channel Estimation [82.16169603954663]
  この手紙は、ディープニューラルネットワーク(DNN)に基づくチャネル推定を組み込んだ超信頼性低遅延通信(URLLC)有効無人航空機(UAV)システムの電力制御に関するものである。
  論文  参考訳（メタデータ） (2020-11-14T02:31:04Z)
• Improving Efficiency in Large-Scale Decentralized Distributed Training [58.80224380923698]
  通信コストを最小化しつつ、スペクトルギャップを改善して(A)D-PSGDに基づくトレーニングを加速する手法を提案する。 提案手法の有効性を示すために,2000時間Switchboard音声認識タスクとImageNetコンピュータビジョンタスクの実験を行った。
  論文  参考訳（メタデータ） (2020-02-04T04:29:09Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。