論文の概要: Noise-Aware Circuit Compilations for a Continuously Parameterized Two-Qubit Gateset

• arxiv url: http://arxiv.org/abs/2411.01094v1
• Date: Sat, 02 Nov 2024 00:46:51 GMT
• ステータス: 翻訳完了
• システム内更新日: 2024-11-05 14:38:37.092762
• Title: Noise-Aware Circuit Compilations for a Continuously Parameterized Two-Qubit Gateset
• Title（参考訳）: 連続パラメタライズされた2ビットゲートセットに対するノイズ対応回路補償
• Authors: Christopher G. Yale, Rich Rines, Victory Omole, Bharath Thotakura, Ashlyn D. Burch, Matthew N. H. Chow, Megan Ivory, Daniel Lobser, Brian K. McFarland, Melissa C. Revelle, Susan M. Clark, Pranav Gokhale,
• Abstract要約: 我々は、QSCOUT(Quantum Scientific Computing Open User Testbed)を用いて、ノイズ対応コンパイルの研究を行っている。 オール・ツー・オール接続型イオン系における任意の角度の$mathcalZZ$ゲートの実現について論じる。 ランダム化量子ボリューム回路を用いたハードウェア上で,これらのコンパイル手法を実証する。
• 参考スコア（独自算出の注目度）: 0.40991783970979595
• License:
• Abstract: State-of-the-art noisy-intermediate-scale quantum (NISQ) processors are currently implemented across a variety of hardware platforms, each with their own distinct gatesets. As such, circuit compilation should not only be aware of, but also deeply connect to, the native gateset and noise properties of each. Trapped-ion processors are one such platform that provides a gateset that can be continuously parameterized across both one- and two-qubit gates. Here we use the Quantum Scientific Computing Open User Testbed (QSCOUT) to study noise-aware compilations focused on continuously parameterized two-qubit $\mathcal{ZZ}$ gates (based on the M{\o}lmer-S{\o}rensen interaction) using $\textbf{Superstaq}$, a quantum software platform for hardware-aware circuit compiler optimizations. We discuss the realization of $\mathcal{ZZ}$ gates with arbitrary angle on the all-to-all connected trapped-ion system. Then we discuss a variety of different compiler optimizations that innately target these $\mathcal{ZZ}$ gates and their noise properties. These optimizations include moving from a restricted maximally entangling gateset to a continuously parameterized one, swap mirroring to further reduce total entangling angle of the operations, focusing the heaviest $\mathcal{ZZ}$ angle participation on the best performing gate pairs, and circuit approximation to remove the least impactful $\mathcal{ZZ}$ gates. We demonstrate these compilation approaches on the hardware with randomized quantum volume circuits, observing the potential to realize a larger quantum volume as a result of these optimizations. Using differing yet complementary analysis techniques, we observe the distinct improvements in system performance provided by these noise-aware compilations and study the role of stochastic and coherent error channels for each compilation choice.
• Abstract（参考訳）: State-of-the-the-art-of-the-the-arty-intermediate-scale quantum (NISQ)プロセッサは現在、様々なハードウェアプラットフォームで実装されている。 したがって、回路のコンパイルは、それぞれのネイティブゲートセットとノイズ特性を意識するだけでなく、深く結びついている必要がある。 トラップイオンプロセッサは、1ビットと2ビットの両方のゲートを連続的にパラメータ化できるゲートセットを提供するプラットフォームである。 ここでは、QSCOUT(Quantum Scientific Computing Open User Testbed)を用いて、ハードウェア対応回路コンパイラ最適化のための量子ソフトウェアプラットフォームである$\textbf{Superstaq}$を使用して、連続パラメータ化された2量子ビット$\mathcal{ZZ}$ゲート(M{\o}lmer-S{\o}rensenインタラクションに基づく)に焦点を当てたノイズ対応コンパイルを研究する。 オール・ツー・オール接続型イオン系における任意の角度を持つ$\mathcal{ZZ}$ゲートの実現について論じる。 次に、これらの$\mathcal{ZZ}$ Gatesとそのノイズ特性を最初にターゲットとする様々なコンパイラ最適化について論じる。 これらの最適化には、制限された最大エンタングリングゲートセットから連続パラメータ化ゲートセットへの移動、操作の全体エンタングリング角をさらに小さくするためにスワップミラー化、最も重い$\mathcal{ZZ}$角参加を最高の演奏ゲートペアに焦点を合わせ、最も影響の少ない$\mathcal{ZZ}$ゲートを除去するための回路近似が含まれる。 ランダム化量子ボリューム回路を用いたハードウェア上でのこれらのコンパイル手法を実証し、これらの最適化の結果、より大きな量子ボリュームを実現する可能性を観察した。 異なる相補的解析手法を用いて,これらのノイズ対応コンパイルによるシステム性能の向上を観察し,各コンパイル選択における確率的・コヒーレントなエラーチャネルの役割について検討する。

関連論文リスト

• Quantum Compiling with Reinforcement Learning on a Superconducting Processor [55.135709564322624]
  超伝導プロセッサのための強化学習型量子コンパイラを開発した。 短絡の新規・ハードウェア対応回路の発見能力を示す。 本研究は,効率的な量子コンパイルのためのハードウェアによるソフトウェア設計を実証する。
  論文  参考訳（メタデータ） (2024-06-18T01:49:48Z)
• Compiling Quantum Circuits for Dynamically Field-Programmable Neutral Atoms Array Processors [5.012570785656963]
  動的にフィールドプログラマブルな量子ビットアレイ(DPQA)が量子情報処理のための有望なプラットフォームとして登場した。 本稿では,複数の配列を含むDPQAアーキテクチャについて考察する。 DPQAをベースとしたコンパイル回路では,グリッド固定アーキテクチャに比べてスケーリングオーバヘッドが小さくなることを示す。
  論文  参考訳（メタデータ） (2023-06-06T08:13:10Z)
• Majorization-based benchmark of the complexity of quantum processors [105.54048699217668]
  我々は、様々な量子プロセッサの動作を数値的にシミュレートし、特徴付ける。 我々は,各デバイスの性能をベンチマークラインと比較することにより,量子複雑性を同定し,評価する。 我々は、回路の出力状態が平均して高い純度である限り、偏化ベースのベンチマークが成り立つことを発見した。
  論文  参考訳（メタデータ） (2023-04-10T23:01:10Z)
• Hardware-Conscious Optimization of the Quantum Toffoli Gate [11.897854272643634]
  この論文は、この抽象レベルで量子回路を最適化するための解析的および数値的アプローチを拡張している。 本稿では,解析的ネイティブゲートレベルの最適化と数値最適化を併用する手法を提案する。 最適化されたToffoliゲート実装は、標準実装と比較して18%の非忠実性低下を示す。
  論文  参考訳（メタデータ） (2022-09-06T17:29:22Z)
• Efficient quantum gate decomposition via adaptive circuit compression [0.0]
  回路設計におけるパラメトリック2量子ゲートの利用により、回路合成の離散的な問題を連続変数に対する最適化問題に変換することができる。 このアルゴリズムをSQUANDERソフトウェアパッケージに実装し、最先端の量子ゲート合成ツールと比較した。
  論文  参考訳（メタデータ） (2022-03-08T22:29:31Z)
• Unsupervised strategies for identifying optimal parameters in Quantum Approximate Optimization Algorithm [3.508346077709686]
  最適化なしでパラメータを設定するための教師なし機械学習手法について検討する。 繰り返しに使用するQAOAパラメータの数が3ドルに制限された場合、これらをRecursive-QAOAで3ドルまで紹介します。 我々は、アングルを広範囲に最適化し、多数のサーキットコールを省く場合と同じような性能を得る。
  論文  参考訳（メタデータ） (2022-02-18T19:55:42Z)
• Scaling Quantum Approximate Optimization on Near-term Hardware [49.94954584453379]
  我々は、様々なレベルの接続性を持つハードウェアアーキテクチャのための最適化回路により、期待されるリソース要求のスケーリングを定量化する。 問題の大きさと問題グラフの次数で指数関数的に増大する。 これらの問題は、ハードウェア接続性の向上や、より少ない回路層で高い性能を達成するQAOAの変更によって緩和される可能性がある。
  論文  参考訳（メタデータ） (2022-01-06T21:02:30Z)
• Realization of arbitrary doubly-controlled quantum phase gates [62.997667081978825]
  本稿では,最適化問題における短期量子優位性の提案に着想を得た高忠実度ゲートセットを提案する。 3つのトランペット四重項のコヒーレントな多レベル制御を編成することにより、自然な3量子ビット計算ベースで作用する決定論的連続角量子位相ゲートの族を合成する。
  論文  参考訳（メタデータ） (2021-08-03T17:49:09Z)
• Accurate methods for the analysis of strong-drive effects in parametric gates [94.70553167084388]
  正確な数値と摂動解析手法を用いて効率的にゲートパラメータを抽出する方法を示す。 我々は,$i$SWAP, Control-Z, CNOT など,異なる種類のゲートに対する最適操作条件を同定する。
  論文  参考訳（メタデータ） (2021-07-06T02:02:54Z)
• QGo: Scalable Quantum Circuit Optimization Using Automated Synthesis [3.284627771501259]
  NISQデバイスでは、CNOTのような2ビットゲートはシングルキュービットゲートよりもノイズが大きい。 量子回路合成は、任意のユニタリを量子ゲートの列に分解する過程である。 量子回路最適化のための階層的ブロック・バイ・ブロック最適化フレームワークQGoを提案する。
  論文  参考訳（メタデータ） (2020-12-17T18:54:38Z)
• Adaptive pruning-based optimization of parameterized quantum circuits [62.997667081978825]
  Variisyハイブリッド量子古典アルゴリズムは、ノイズ中間量子デバイスの使用を最大化する強力なツールである。 我々は、変分量子アルゴリズムで使用されるそのようなアンサーゼを「効率的な回路訓練」(PECT)と呼ぶ戦略を提案する。 すべてのアンサッツパラメータを一度に最適化する代わりに、PECTは一連の変分アルゴリズムを起動する。
  論文  参考訳（メタデータ） (2020-10-01T18:14:11Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。