論文の概要: Phantom: Constraining Generative Artificial Intelligence Models for Practical Domain Specific Peripherals Trace Synthesizing

• arxiv url: http://arxiv.org/abs/2411.06376v1
• Date: Sun, 10 Nov 2024 07:15:03 GMT
• ステータス: 翻訳完了
• システム内更新日: 2024-11-12 14:10:53.425399
• Title: Phantom: Constraining Generative Artificial Intelligence Models for Practical Domain Specific Peripherals Trace Synthesizing
• Title（参考訳）: Phantom: 実用的なドメイン固有周辺トレース合成のための生成人工知能モデルを制約する
• Authors: Zhibai Huang, Yihan Shen, Yongchen Xie, Zhixiang Wei, Yun wang, Fangxin Liu, Tao Song, Zhengwei Qi,
• Abstract要約: Phantomは、TLPトレース生成を生成AI問題として扱う最初のフレームワークである。 Phantom は実用的で大規模な TLP トレースを生成し,既存のモデルよりも大幅に優れていることを示す。
• 参考スコア（独自算出の注目度）: 10.909461971457963
• License:
• Abstract: Peripheral Component Interconnect Express (PCIe) is the de facto interconnect standard for high-speed peripherals and CPUs. Prototyping and optimizing PCIe devices for emerging scenarios is an ongoing challenge. Since Transaction Layer Packets (TLPs) capture device-CPU interactions, it is crucial to analyze and generate realistic TLP traces for effective device design and optimization. Generative AI offers a promising approach for creating intricate, custom TLP traces necessary for PCIe hardware and software development. However, existing models often generate impractical traces due to the absence of PCIe-specific constraints, such as TLP ordering and causality. This paper presents Phantom, the first framework that treats TLP trace generation as a generative AI problem while incorporating PCIe-specific constraints. We validate Phantom's effectiveness by generating TLP traces for an actual PCIe network interface card. Experimental results show that Phantom produces practical, large-scale TLP traces, significantly outperforming existing models, with improvements of up to 1000$\times$ in task-specific metrics and up to 2.19$\times$ in Frechet Inception Distance (FID) compared to backbone-only methods.
• Abstract（参考訳）: 周辺コンポーネントインターコネクト・エクスプレス(PCIe)は、高速周辺機器とCPUの事実上の相互接続規格である。 PCIeデバイスを新しいシナリオ向けにプロトタイピングし最適化することは、現在進行中の課題である。 Transaction Layer Packets(TLP)はデバイスとCPUのインタラクションをキャプチャするので、デバイス設計と最適化を効果的に行うために、現実的なTLPトレースを分析し、生成することが不可欠である。 Generative AIは、PCIeハードウェアとソフトウェア開発に必要な複雑なカスタムTLPトレースを作成するための有望なアプローチを提供する。 しかし、既存のモデルは、TLPの順序付けや因果関係のようなPCIe固有の制約がないために、しばしば非現実的なトレースを生成する。 本稿では,PCIe固有の制約を取り入れつつ,TLPトレース生成を生成的AI問題として扱う最初のフレームワークであるPhantomについて述べる。 実際のPCIe ネットワークインタフェースカードに対して TLP トレースを生成することで Phantom の有効性を検証する。 実験の結果、Phantomは実用的で大規模なTLPトレースを生成し、既存のモデルよりも大幅に優れており、タスク固有のメトリクスでは1000$\times$、Frechet Inception Distance(FID)では2.19$\times$に改善されている。

関連論文リスト

• AdaLog: Post-Training Quantization for Vision Transformers with Adaptive Logarithm Quantizer [54.713778961605115]
  Vision Transformer (ViT) はコンピュータビジョンコミュニティにおいて最も普及しているバックボーンネットワークの1つである。 本稿では,AdaLog(Adaptive Logarithm AdaLog)量子化器を提案する。
  論文  参考訳（メタデータ） (2024-07-17T18:38:48Z)
• Benchmarking End-To-End Performance of AI-Based Chip Placement Algorithms [77.71341200638416]
  ChiPBenchはAIベースのチップ配置アルゴリズムの有効性を評価するために設計されたベンチマークである。 評価のために、さまざまなドメイン(CPU、GPU、マイクロコントローラなど)から20の回路を集めました。 その結果, 単点アルゴリズムの中間距離が支配的であったとしても, 最終的なPPA結果は満足できないことがわかった。
  論文  参考訳（メタデータ） (2024-07-03T03:29:23Z)
• Exploring Dynamic Transformer for Efficient Object Tracking [58.120191254379854]
  効率的なトラッキングのための動的トランスフォーマーフレームワークであるDyTrackを提案する。 DyTrackは、様々な入力に対して適切な推論ルートを設定することを学習し、利用可能な計算予算をより活用する。 複数のベンチマークの実験では、DyTrackは単一のモデルで有望な速度精度のトレードオフを実現している。
  論文  参考訳（メタデータ） (2024-03-26T12:31:58Z)
• SLP-Net:An efficient lightweight network for segmentation of skin lesions [9.812172372998358]
  SLP-Netは、スパイキングニューラルP(SNP)システム型機構に基づく超軽量皮膚病変セグメンテーションネットワークである。 通常のエンコーダ・デコーダ構造を持たない軽量なマルチスケール特徴抽出器を設計する。 ISIC2018チャレンジの実験では、提案されたモデルが最先端の手法の中で最も高いAccとDSCを持つことを示した。
  論文  参考訳（メタデータ） (2023-12-20T06:22:21Z)
• Check-Agnosia based Post-Processor for Message-Passing Decoding of Quantum LDPC Codes [3.4602940992970908]
  ハードウェアフレンドリーな方向性を持つ新しい後処理アルゴリズムを導入し、最先端技術と競合する誤り訂正性能を提供する。 FPGA基板上では,1マイクロ秒に近いレイテンシ値が得られることを示すとともに,ASIC実装においてより低いレイテンシ値が得られることを示す。
  論文  参考訳（メタデータ） (2023-10-23T14:51:22Z)
• Energy-efficient Task Adaptation for NLP Edge Inference Leveraging Heterogeneous Memory Architectures [68.91874045918112]
  Adapter-ALBERTは、様々なタスクにわたる最大データ再利用のための効率的なモデル最適化である。 検証されたNLPエッジアクセラレータ上でシミュレーションを行うことにより、モデルを不均一なオンチップメモリアーキテクチャにマッピングする利点を実証する。
  論文  参考訳（メタデータ） (2023-03-25T14:40:59Z)
• TLP: A Deep Learning-based Cost Model for Tensor Program Tuning [15.841139749937351]
  テンソルプログラムのチューニングを容易にする深層学習に基づくコストモデルであるTLPを提案する。 我々は、TLPがCPUワークロードで平均検索時間を9.1XX高速化できることを示した。 これらのテクニックをAnsorフレームワークに組み込んで,詳細な実験を行う。
  論文  参考訳（メタデータ） (2022-11-07T14:11:43Z)
• LPYOLO: Low Precision YOLO for Face Detection on FPGA [1.7188280334580197]
  監視システムにおける顔検出は、セキュリティ市場の最も期待されている応用である。 TinyYolov3アーキテクチャは、顔検出のために再設計され、デプロイされる。 Modelは、FINNフレームワークとFINN-HLSライブラリを使用して、HLSベースのアプリケーションに変換される。
  論文  参考訳（メタデータ） (2022-07-21T13:54:52Z)
• A Graph Deep Learning Framework for High-Level Synthesis Design Space Exploration [11.154086943903696]
  High-Level Synthesisは、アプリケーション固有の高速プロトタイピングのためのソリューションである。 本稿では,加速性能とハードウェアコストを共同で予測するグラフニューラルネットワークHLSを提案する。 提案手法は,一般的なシミュレータと同等の精度で予測できることを示す。
  論文  参考訳（メタデータ） (2021-11-29T18:17:45Z)
• SADet: Learning An Efficient and Accurate Pedestrian Detector [68.66857832440897]
  本稿では,一段検出器の検出パイプラインに対する一連の最適化手法を提案する。 効率的な歩行者検出のための単発アンカーベース検出器(SADet)を形成する。 構造的には単純だが、VGA解像度の画像に対して最先端の結果と20ドルFPSのリアルタイム速度を示す。
  論文  参考訳（メタデータ） (2020-07-26T12:32:38Z)
• Taurus: A Data Plane Architecture for Per-Packet ML [59.1343317736213]
  本稿では,線数推論のためのデータプレーンであるTaurusの設計と実装について述べる。 Taurus スイッチ ASIC の評価は,Taurus がサーバベースコントロールプレーンよりも桁違いに高速に動作することを示す。
  論文  参考訳（メタデータ） (2020-02-12T09:18:36Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。