論文の概要: GraCo -- A Graph Composer for Integrated Circuits

• arxiv url: http://arxiv.org/abs/2411.13890v1
• Date: Thu, 21 Nov 2024 07:08:48 GMT
• ステータス: 翻訳完了
• システム内更新日: 2024-11-22 15:18:36.954725
• Title: GraCo -- A Graph Composer for Integrated Circuits
• Title（参考訳）: GraCo -- 集積回路用のグラフコンストラクタ
• Authors: Stefan Uhlich, Andrea Bonetti, Arun Venkitaraman, Ali Momeni, Ryoga Matsuo, Chia-Yu Hsieh, Eisaku Ohbuchi, Lorenzo Servadei,
• Abstract要約: 本稿では、強化学習(RL)を用いた新しい集積回路法であるグラフ合成法GraCoを紹介する。 GraCoはグラフをステップバイステップで構築することを学び、それをネットリストに変換し、SPICEでシミュレートする。 GraCoは高度にカスタマイズ可能であり、フレームワークに事前の設計知識を組み込むことを可能にします。
• 参考スコア（独自算出の注目度）: 5.541187309945155
• License:
• Abstract: Designing integrated circuits involves substantial complexity, posing challenges in revealing its potential applications - from custom digital cells to analog circuits. Despite extensive research over the past decades in building versatile and automated frameworks, there remains open room to explore more computationally efficient AI-based solutions. This paper introduces the graph composer GraCo, a novel method for synthesizing integrated circuits using reinforcement learning (RL). GraCo learns to construct a graph step-by-step, which is then converted into a netlist and simulated with SPICE. We demonstrate that GraCo is highly configurable, enabling the incorporation of prior design knowledge into the framework. We formalize how this prior knowledge can be utilized and, in particular, show that applying consistency checks enhances the efficiency of the sampling process. To evaluate its performance, we compare GraCo to a random baseline, which is known to perform well for smaller design space problems. We demonstrate that GraCo can discover circuits for tasks such as generating standard cells, including the inverter and the two-input NAND (NAND2) gate. Compared to a random baseline, GraCo requires 5x fewer sampling steps to design an inverter and successfully synthesizes a NAND2 gate that is 2.5x faster.
• Abstract（参考訳）: 集積回路の設計には相当な複雑さが伴い、カスタムデジタルセルからアナログ回路への潜在的な応用を明らかにする上での課題となっている。 汎用的で自動化されたフレームワークの構築に関する過去数十年にわたる広範な研究にもかかわらず、より計算効率のよいAIベースのソリューションを探求する余地は依然として残っている。 本稿では、強化学習(RL)を用いた集積回路の合成法であるグラフ合成法GraCoを紹介する。 GraCoはグラフをステップバイステップで構築することを学び、それをネットリストに変換し、SPICEでシミュレートする。 GraCoは高度に構成可能であり、フレームワークに事前の設計知識を組み込むことを可能にします。 我々は、この先行知識をどのように活用できるかを定式化し、特に、一貫性チェックを適用することでサンプリングプロセスの効率が向上することを示す。 その性能を評価するために,GraCoとランダムなベースラインを比較した。 インバータや2入力NAND(NAND2)ゲートを含む標準セル生成などのタスクの回路をGraCoが検出できることを実証する。 ランダムなベースラインと比較して、GraCoはインバータの設計に5倍のサンプリングステップを必要とし、2.5倍高速なNAND2ゲートをうまく合成する。

関連論文リスト

• Co-designing Transmon devices for control with simple pulses [0.0]
  本研究では,おもちゃのアルゴリズムが必要とするゲートセットを最適制御ツールを用いて導出する。 我々は、与えられたプラットフォーム上の2量子ゲートの探索に柔軟性を提供するために、完全エンタングル理論を用いる。
  論文  参考訳（メタデータ） (2024-10-17T14:51:39Z)
• ShortCircuit: AlphaZero-Driven Circuit Design [12.3162550019215]
  チップ設計は、真理表のような関数記述からAND-Inverter Graphs(AIG)のような回路を生成することに大きく依存している。 近年のディープラーニングの進歩は回路設計を加速することを目的としているが、これらの取り組みは主に合成以外のタスクに焦点を当てている。 本稿では,AIGの構造特性を活用し,効率的な宇宙探査を行う新しいトランスフォーマーアーキテクチャであるShortCircuitを紹介する。
  論文  参考訳（メタデータ） (2024-08-19T10:03:14Z)
• CircuitVAE: Efficient and Scalable Latent Circuit Optimization [22.93567682576068]
  CircuitVAEは連続空間に計算グラフを埋め込む検索アルゴリズムである。 我々のアルゴリズムはサンプリング効率が高いが、大きな問題インスタンスと高いサンプル予算に優雅にスケールする。 CircuitVAEは、実世界のチップで最先端の加算器を設計でき、我々の手法がリアルな環境で商用ツールより優れていることを示す。
  論文  参考訳（メタデータ） (2024-06-13T18:47:52Z)
• Quantum Hardware Roofline: Evaluating the Impact of Gate Expressivity on Quantum Processor Design [0.8341988468339112]
  本稿では,NISQシステム間のハードウェア設計トレードオフについて検討し,アルゴリズムとハードウェア設計の選択をガイドする。 評価はアルゴリズムのワークロードとアルゴリズムの忠実度モデルによって駆動される。 ハードウェアプラットフォームにおけるアルゴリズムの適合性を評価する方法を提供することにより、量子コンピューティングにおけるハードウェア・ソフトウェア共同設計の重要性を強調する。
  論文  参考訳（メタデータ） (2024-02-29T21:28:18Z)
• CktGNN: Circuit Graph Neural Network for Electronic Design Automation [67.29634073660239]
  本稿では,回路トポロジ生成とデバイスサイズを同時に行う回路グラフニューラルネットワーク(CktGNN)を提案する。 オープンサーキットベンチマーク(OCB: Open Circuit Benchmark)は、オープンソースのデータセットで、10ドル(約10万円)の異なるオペレーショナルアンプを含む。 我々の研究は、アナログ回路のための学習ベースのオープンソース設計自動化への道を開いた。
  論文  参考訳（メタデータ） (2023-08-31T02:20:25Z)
• Complexity Matters: Rethinking the Latent Space for Generative Modeling [65.64763873078114]
  生成的モデリングにおいて、多くの成功したアプローチは、例えば安定拡散のような低次元の潜在空間を利用する。 本研究では, モデル複雑性の観点から潜在空間を再考することにより, 未探索の話題に光を当てることを目的としている。
  論文  参考訳（メタデータ） (2023-07-17T07:12:29Z)
• ArchGym: An Open-Source Gymnasium for Machine Learning Assisted Architecture Design [52.57999109204569]
  ArchGymは、さまざまな検索アルゴリズムをアーキテクチャシミュレータに接続するオープンソースのフレームワークである。 我々は、カスタムメモリコントローラ、ディープニューラルネットワークアクセラレータ、AR/VRワークロード用のカスタムSOCを設計する際に、複数のバニラおよびドメイン固有の検索アルゴリズムにわたってArchGymを評価する。
  論文  参考訳（メタデータ） (2023-06-15T06:41:23Z)
• Compiling Quantum Circuits for Dynamically Field-Programmable Neutral Atoms Array Processors [5.012570785656963]
  動的にフィールドプログラマブルな量子ビットアレイ(DPQA)が量子情報処理のための有望なプラットフォームとして登場した。 本稿では,複数の配列を含むDPQAアーキテクチャについて考察する。 DPQAをベースとしたコンパイル回路では,グリッド固定アーキテクチャに比べてスケーリングオーバヘッドが小さくなることを示す。
  論文  参考訳（メタデータ） (2023-06-06T08:13:10Z)
• Ranking Cost: Building An Efficient and Scalable Circuit Routing Planner with Evolution-Based Optimization [49.207538634692916]
  そこで我々は、効率よくトレーニング可能なルータを形成するための新しい回路ルーティングアルゴリズム、Randing Costを提案する。 提案手法では,A*ルータが適切な経路を見つけるのに役立つコストマップと呼ばれる新しい変数群を導入する。 我々のアルゴリズムはエンドツーエンドで訓練されており、人工データや人間の実演は一切使用しない。
  論文  参考訳（メタデータ） (2021-10-08T07:22:45Z)
• Einsum Networks: Fast and Scalable Learning of Tractable Probabilistic Circuits [99.59941892183454]
  我々は,PC用の新しい実装設計であるEinsum Networks (EiNets)を提案する。 中心となるのは、E EiNets は単一のモノリシックな einsum-operation に多数の算術演算を組み合わせている。 本稿では,PCにおける予測最大化(EM)の実装を,自動微分を利用した簡易化が可能であることを示す。
  論文  参考訳（メタデータ） (2020-04-13T23:09:15Z)
• PolyScientist: Automatic Loop Transformations Combined with Microkernels for Optimization of Deep Learning Primitives [55.79741270235602]
  深層学習カーネル開発のためのハイブリッドソリューションを開発する。 我々は、高度な多面体技術を用いて、パフォーマンスのために外部ループを自動的に調整する。
  論文  参考訳（メタデータ） (2020-02-06T08:02:34Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。