論文の概要: FLARE: Fault Attack Leveraging Address Reconfiguration Exploits in Multi-Tenant FPGAs

• arxiv url: http://arxiv.org/abs/2502.15578v1
• Date: Fri, 21 Feb 2025 16:38:52 GMT
• ステータス: 翻訳完了
• システム内更新日: 2025-02-24 16:09:10.211837
• Title: FLARE: Fault Attack Leveraging Address Reconfiguration Exploits in Multi-Tenant FPGAs
• Title（参考訳）: FLARE:マルチテナントFPGAにおけるアドレス再構成エクスプロイトを利用した障害攻撃
• Authors: Jayeeta Chaudhuri, Hassan Nassar, Dennis R. E. Gnad, Jorg Henkel, Mehdi B. Tahoori, Krishnendu Chakrabarty,
• Abstract要約: 部分再構成プロセスにおける脆弱性を利用した障害攻撃であるFLAREを提案する。 モジュール実行中に動作する従来のフォールト攻撃とは異なり、FLAREは再設定中にビットストリームにフォールトを注入する。 これにより、事前設定されたコテナントモジュールのオーバーライトが可能になり、機能を中断する。
• 参考スコア（独自算出の注目度）: 2.511032692122208
• License:
• Abstract: Modern FPGAs are increasingly supporting multi-tenancy to enable dynamic reconfiguration of user modules. While multi-tenant FPGAs improve utilization and flexibility, this paradigm introduces critical security threats. In this paper, we present FLARE, a fault attack that exploits vulnerabilities in the partial reconfiguration process, specifically while a user bitstream is being uploaded to the FPGA by a reconfiguration manager. Unlike traditional fault attacks that operate during module runtime, FLARE injects faults in the bitstream during its reconfiguration, altering the configuration address and redirecting it to unintended partial reconfigurable regions (PRRs). This enables the overwriting of pre-configured co-tenant modules, disrupting their functionality. FLARE leverages power-wasters that activate briefly during the reconfiguration process, making the attack stealthy and more challenging to detect with existing countermeasures. Experimental results on a Xilinx Pynq FPGA demonstrate the effectiveness of FLARE in compromising multiple user bitstreams during the reconfiguration process.
• Abstract（参考訳）: 現代のFPGAは、ユーザモジュールの動的再構成を可能にするために、マルチテナントをますますサポートしている。 マルチテナントFPGAは利用と柔軟性を改善する一方、このパラダイムは重要なセキュリティ脅威をもたらす。 本稿では,ユーザビットストリームがFPGAにリコンフィグレーションマネージャによってアップロードされている間,部分再構成プロセスの脆弱性を利用するフォールトアタックであるFLAREを提案する。 モジュール実行中に実行される従来のフォールト攻撃とは異なり、FLAREは再構成中にビットストリームに障害を注入し、設定アドレスを変更し、意図しない部分再構成可能領域(PRR)にリダイレクトする。 これにより、事前設定されたコテナントモジュールのオーバーライトが可能になり、機能を中断する。 FLAREは、再設定プロセス中に一時的に起動するパワーウォスターを活用し、攻撃をステルス化し、既存の対策で検出することがより困難になる。 Xilinx Pynq FPGAの実験結果は、再構成プロセス中に複数のユーザビットストリームを圧縮する際の FLARE の有効性を示す。

関連論文リスト

• REDACTOR: eFPGA Redaction for DNN Accelerator Security [0.9831489366502302]
  eFPGAのリアクションは、ハードウェアの知的財産権の盗難を防ぐ、有望なソリューションだ。 この技術は、設計の重要なコンポーネントを選択的に隠蔽し、認可されたユーザーがファブリケーション後の機能を復元できるようにする。 本稿では,eFPGAを用いたDNNアクセラレータのリアクションを,仕様から物理設計実装まで検討する。
  論文  参考訳（メタデータ） (2025-01-30T20:41:33Z)
• Algorithmic Strategies for Sustainable Reuse of Neural Network Accelerators with Permanent Faults [9.89051364546275]
  本稿では、ニューラルネットワーク(NN)アクセラレーターにおける恒久的ハードウェア故障をバイパスする代わりに、障害成分の挙動を一意に統合して定量化する手法を提案する。 Invertible Scaling や Shifting of activations や Shifting of Shifting of weights, fine tuning with the faulty behavior など,無停止断層のサブセットに対するアルゴリズム的緩和手法を提案する。 特に、提案手法はハードウェアの変更を一切必要とせず、代わりに広く使われているシストリックアレイベースの加速器の既存のコンポーネントに依存している。
  論文  参考訳（メタデータ） (2024-12-17T18:56:09Z)
• Hacking the Fabric: Targeting Partial Reconfiguration for Fault Injection in FPGA Fabrics [2.511032692122208]
  本稿では,FPGA再構成の過程において,部分ビットストリームに持続的障害注入を生じさせる新しいフォールト攻撃手法を提案する。 この攻撃は電力浪費を利用しており、リコンフィグレーションマネージャを通じてFPGAにロードされるときにビットストリームに障害を注入する。
  論文  参考訳（メタデータ） (2024-10-21T20:40:02Z)
• Low-Light Video Enhancement via Spatial-Temporal Consistent Illumination and Reflection Decomposition [68.6707284662443]
  低照度ビデオエンハンスメント(LLVE)は、激しい視認性とノイズに悩まされる動的および静的なシーンの復元を目指している。 1つの重要な側面は、時間空間照明と外観強化バージョンに特化した一貫性の制約を定式化することである。 本稿では,レチネックスを基盤とした革新的なビデオ分解戦略について述べる。
  論文  参考訳（メタデータ） (2024-05-24T15:56:40Z)
• AccFlow: Backward Accumulation for Long-Range Optical Flow [70.4251045372285]
  本稿では、長距離光フロー推定のためのAccFlowと呼ばれる新しいリカレントフレームワークを提案する。 従来の前方累積よりも後方累積の方が優れていることを示す。 長距離光流量推定におけるAccFlowの有効性を検証する実験
  論文  参考訳（メタデータ） (2023-08-25T01:51:26Z)
• Reconfigurable Distributed FPGA Cluster Design for Deep Learning Accelerators [59.11160990637615]
  エッジコンピューティングアプリケーション用に設計された低消費電力組み込みFPGAに基づく分散システムを提案する。 提案システムは,様々なニューラルネットワーク(NN)モデルを同時に実行し,パイプライン構造にグラフを配置し,NNグラフの最も計算集約的な層により大きなリソースを手動で割り当てる。
  論文  参考訳（メタデータ） (2023-05-24T16:08:55Z)
• Structured Sparsity Learning for Efficient Video Super-Resolution [99.1632164448236]
  我々は、ビデオ超解像(VSR)モデルの特性に応じて、構造化スパシティ学習(SSL)と呼ばれる構造化プルーニング手法を開発する。 SSLでは,残差ブロック,リカレントネットワーク,アップサンプリングネットワークなど,VSRモデルのいくつかの重要なコンポーネントに対するプルーニングスキームを設計する。
  論文  参考訳（メタデータ） (2022-06-15T17:36:04Z)
• ISTR: End-to-End Instance Segmentation with Transformers [147.14073165997846]
  ISTRと呼ばれるインスタンスセグメンテーショントランスフォーマーを提案します。これは、その種類の最初のエンドツーエンドフレームワークです。 ISTRは低次元マスクの埋め込みを予測し、それらのマスクの埋め込みと一致する。 ISTRは、提案されたエンドツーエンドのメカニズムにより、近似ベースのサブオプティマティック埋め込みでも最先端のパフォーマンスを発揮します。
  論文  参考訳（メタデータ） (2021-05-03T06:00:09Z)
• Neighbors From Hell: Voltage Attacks Against Deep Learning Accelerators on Multi-Tenant FPGAs [13.531406531429335]
  FPGAベースのディープラーニングアクセラレータの電圧ベースの整合性攻撃に対するセキュリティを評価します。 効果的な電力節約技術であるアグレッシブクロックゲーティングは、現代のFPGAの潜在的なセキュリティ脅威になることを示しています。 DLアクセラレータをオーバークロックし、予測精度を損なうことなく1.18-1.31倍高い推論性能を実現します。
  論文  参考訳（メタデータ） (2020-12-14T03:59:08Z)
• Feature Flow: In-network Feature Flow Estimation for Video Object Detection [56.80974623192569]
  光の流れはコンピュータビジョンのタスクで広く使われ、ピクセルレベルのモーション情報を提供する。 一般的なアプローチは、ニューラルネットワークへの前向き光学フローと、タスクデータセット上のこのネットワークの微調整である。 ビデオオブジェクト検出のための textbfIn-network textbfFeature textbfFlow 推定モジュールを用いた新しいネットワーク (IFF-Net) を提案する。
  論文  参考訳（メタデータ） (2020-09-21T07:55:50Z)
• Enabling Efficient and Flexible FPGA Virtualization for Deep Learning in the Cloud [13.439004162406063]
  FPGAは、ディープニューラルネットワーク(DNN)推論アプリケーションに低レイテンシでエネルギー効率のソリューションを提供する大きな可能性を示している。 現在、クラウド上のFPGAベースのDNNアクセラレータのほとんどは、複数のユーザがひとつのFPGAを共有するために、タイムディビジョンの多重化方式で実行されており、$sim$100 sオーバーヘッドで再コンパイルする必要がある。
  論文  参考訳（メタデータ） (2020-03-26T18:34:11Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。