論文の概要: REDACTOR: eFPGA Redaction for DNN Accelerator Security

• arxiv url: http://arxiv.org/abs/2501.18740v1
• Date: Thu, 30 Jan 2025 20:41:33 GMT
• ステータス: 翻訳完了
• システム内更新日: 2025-02-03 13:57:38.904084
• Title: REDACTOR: eFPGA Redaction for DNN Accelerator Security
• Title（参考訳）: REDACTOR: DNNアクセラレータセキュリティのためのeFPGAリアクション
• Authors: Yazan Baddour, Ava Hedayatipour, Amin Rezaei,
• Abstract要約: eFPGAのリアクションは、ハードウェアの知的財産権の盗難を防ぐ、有望なソリューションだ。 この技術は、設計の重要なコンポーネントを選択的に隠蔽し、認可されたユーザーがファブリケーション後の機能を復元できるようにする。 本稿では,eFPGAを用いたDNNアクセラレータのリアクションを,仕様から物理設計実装まで検討する。
• 参考スコア（独自算出の注目度）: 0.9831489366502302
• License:
• Abstract: With the ever-increasing integration of artificial intelligence into daily life and the growing importance of well-trained models, the security of hardware accelerators supporting Deep Neural Networks (DNNs) has become paramount. As a promising solution to prevent hardware intellectual property theft, eFPGA redaction has emerged. This technique selectively conceals critical components of the design, allowing authorized users to restore functionality post-fabrication by inserting the correct bitstream. In this paper, we explore the redaction of DNN accelerators using eFPGAs, from specification to physical design implementation. Specifically, we investigate the selection of critical DNN modules for redaction using both regular and fracturable look-up tables. We perform synthesis, timing verification, and place & route on redacted DNN accelerators. Furthermore, we evaluate the overhead of incorporating eFPGAs into DNN accelerators in terms of power, area, and delay, finding it reasonable given the security benefits.
• Abstract（参考訳）: 人工知能が日々の生活にますます統合され、よく訓練されたモデルの重要性が増し、ディープニューラルネットワーク(DNN)をサポートするハードウェアアクセラレーターのセキュリティが最重要になっている。 ハードウェアの知的財産権盗難を防ぐための有望な解決策として、eFPGAのリアクションが出現した。 この技術は、設計の重要なコンポーネントを選択的に隠蔽し、適切なビットストリームを挿入することで、承認されたユーザーが機能の回復を行うことを可能にする。 本稿では,eFPGAを用いたDNNアクセラレータのリアクションを,仕様から物理設計実装まで検討する。 具体的には、レギュラーおよびフラクチャブルなルックアップテーブルを用いて、リアクションのための重要なDNNモジュールの選択について検討する。 再活性化したDNNアクセラレータ上で、合成、タイミング検証、場所と経路を実行する。 さらに,DNNアクセラレータにeFPGAを組み込むことのオーバーヘッドを電力,面積,遅延の観点から評価した。

関連論文リスト

• Spiker+: a framework for the generation of efficient Spiking Neural Networks FPGA accelerators for inference at the edge [49.42371633618761]
  Spiker+はFPGA上で、エッジでの推論のために効率よく、低消費電力で、低領域でカスタマイズされたSpking Neural Networks(SNN)アクセラレータを生成するためのフレームワークである。 Spiker+ は MNIST と Spiking Heidelberg Digits (SHD) の2つのベンチマークデータセットでテストされている。
  論文  参考訳（メタデータ） (2024-01-02T10:42:42Z)
• Special Session: Approximation and Fault Resiliency of DNN Accelerators [0.9126382223122612]
  本稿では,Deep Neural Networkアクセラレータの近似とフォールトレジリエンスについて検討する。 本稿では,DNNに障害注入を行わずにハードウェアのエラーをエミュレートするために近似(AxC)演算回路を提案する。 また,ネットワーク上での断層伝播とマスキングによる耐故障性の微粒化解析も提案する。
  論文  参考訳（メタデータ） (2023-05-31T19:27:45Z)
• End-to-end codesign of Hessian-aware quantized neural networks for FPGAs and ASICs [49.358119307844035]
  我々は、共設計ニューラルネットワーク(NN)のトレーニングと実装のためのエンドツーエンドワークフローを開発する。 これにより、ハードウェアにおける効率的なNN実装が、非専門家に、単一のオープンソースワークフローでアクセスできるようになる。 大型ハドロン衝突型加速器(LHC)の40MHz衝突速度で動作しなければならないトリガー決定を含む粒子物理学アプリケーションにおけるワークフローを実演する。 シミュレーションLHC陽子-陽子衝突における高速粒子ジェット用混合精度NNを実装した。
  論文  参考訳（メタデータ） (2023-04-13T18:00:01Z)
• DeepAxe: A Framework for Exploration of Approximation and Reliability Trade-offs in DNN Accelerators [0.9556128246747769]
  安全クリティカルなアプリケーションにおけるディープニューラルネットワーク(DNN)の役割は拡大している。 DNNは計算能力の面で大きく成長している。 これは、DNNアクセラレーターの信頼性を向上させる必要性を高める。
  論文  参考訳（メタデータ） (2023-03-14T20:42:38Z)
• Fault-Aware Design and Training to Enhance DNNs Reliability with Zero-Overhead [67.87678914831477]
  ディープニューラルネットワーク(DNN)は、幅広い技術的進歩を可能にする。 最近の知見は、過渡的なハードウェア欠陥がモデル予測を劇的に損なう可能性があることを示唆している。 本研究では,トレーニングとモデル設計の両面で信頼性の問題に取り組むことを提案する。
  論文  参考訳（メタデータ） (2022-05-28T13:09:30Z)
• FPGA-optimized Hardware acceleration for Spiking Neural Networks [69.49429223251178]
  本研究は,画像認識タスクに適用したオフライントレーニングによるSNN用ハードウェアアクセラレータの開発について述べる。 この設計はXilinx Artix-7 FPGAをターゲットにしており、利用可能なハードウェアリソースの40%を合計で使用している。 分類時間を3桁に短縮し、ソフトウェアと比較すると精度にわずか4.5%の影響を与えている。
  論文  参考訳（メタデータ） (2022-01-18T13:59:22Z)
• Two-Timescale End-to-End Learning for Channel Acquisition and Hybrid Precoding [94.40747235081466]
  本研究では,ミリ波(mmWave)大規模マルチインプット多重出力(MIMO)システムのためのエンドツーエンドの深層学習に基づくジョイントトランスシーバ設計アルゴリズムを提案する。 我々は受信したパイロットを受信機でフィードバックビットにマッピングし、さらに送信機でハイブリッドプリコーダにフィードバックビットをマッピングするDNNアーキテクチャを開発した。
  論文  参考訳（メタデータ） (2021-10-22T20:49:02Z)
• 2-in-1 Accelerator: Enabling Random Precision Switch for Winning Both Adversarial Robustness and Efficiency [23.505555845671857]
  DNN加速器の対向的堅牢性と効率の両立を目的とした2-in-1加速器を提案する。 具体的には、まず、DNNを敵攻撃から効果的に防御できる乱精度スイッチ(RPS)アルゴリズムを提案する。 さらに,(1)新しい精度・スケール可能なユニットアーキテクチャを特徴とする,新しい精度・スケール可能なアクセラレーションを提案する。
  論文  参考訳（メタデータ） (2021-09-11T08:51:01Z)
• High-Performance FPGA-based Accelerator for Bayesian Neural Networks [5.86877988129171]
  本研究は,モンテカルロ・ドロップアウトから推定されるBNNを高速化するFPGAベースのハードウェアアーキテクチャを提案する。 他の最先端のBNN加速器と比較して、提案された加速器は最大で4倍のエネルギー効率と9倍の計算効率を達成することができる。
  論文  参考訳（メタデータ） (2021-05-12T06:20:44Z)
• Random and Adversarial Bit Error Robustness: Energy-Efficient and Secure DNN Accelerators [105.60654479548356]
  固定点量子化と重み切り、およびランダムビット誤り訓練(RandBET)の組み合わせにより、量子化DNN重みにおけるランダムビット誤りや逆ビット誤りに対するロバスト性を著しく向上することを示す。 これは低電圧運転のための高省エネと低精度量子化をもたらすが、DNN加速器の安全性も向上する。
  論文  参考訳（メタデータ） (2021-04-16T19:11:14Z)
• DNN-Chip Predictor: An Analytical Performance Predictor for DNN Accelerators with Various Dataflows and Hardware Architectures [30.689015188050405]
  近年のディープニューラルネットワーク(DNN)のブレークスルーにより、DNNアクセラレーターの需要が大幅に増加した。 DNN-Chip Predictorは、DNNアクセラレータのエネルギ、スループット、遅延を実際の実装前に正確に予測できる分析性能予測器である。
  論文  参考訳（メタデータ） (2020-02-26T02:59:18Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。