論文の概要: Quantum circuit for implementing AES S-box with low costs

• arxiv url: http://arxiv.org/abs/2503.06097v1
• Date: Sat, 08 Mar 2025 06:58:44 GMT
• ステータス: 翻訳完了
• システム内更新日: 2025-03-11 15:47:24.905631
• Title: Quantum circuit for implementing AES S-box with low costs
• Title（参考訳）: 低コストAES Sボックス実装のための量子回路
• Authors: Huinan Chen, Binbin Cai, Fei Gao, Song Lin,
• Abstract要約: 高度な暗号化標準(Advanced Encryption Standard, AES)は、世界中で広く使われている暗号化アルゴリズムの一つである。 本稿では,AESにおける唯一の非線形成分であるSボックスを実装するために,3つの量子回路を設計する。
• 参考スコア（独自算出の注目度）: 2.2002244657481826
• License:
• Abstract: Advanced Encryption Standard (AES) is one of the most widely used and extensively studied encryption algorithms globally, which is renowned for its efficiency and robust resistance to attacks. In this paper, three quantum circuits are designed to implement the S-box, which is the sole nonlinear component in AES. By incorporating a linear key schedule, we achieve a quantum circuit for implementing AES with the minimum number of qubits used. As a consequence, only 264/328/398 qubits are needed to implement the quantum circuits for AES-128/192/256. Furthermore, through quantum circuits of the S-box and key schedule, the overall size of the quantum circuit required for Grover's algorithm to attack AES is significantly decreased. This enhancement improves both the security and resource efficiency of AES in a quantum computing environment.
• Abstract（参考訳）: 高度な暗号化標準(Advanced Encryption Standard, AES)は、最も広く使われ、広く研究されている暗号化アルゴリズムの1つで、その効率性と攻撃に対する堅牢な抵抗で有名である。 本稿では,AESにおける唯一の非線形成分であるSボックスを実装するために,3つの量子回路を設計する。 線形鍵スケジュールを組み込むことで、最小量子ビット数でAESを実装する量子回路を実現する。 その結果、AES-128/192/256の量子回路を実装するには、264/328/398量子ビットしか必要としない。 さらに、Sボックスの量子回路と鍵スケジュールにより、GroverのアルゴリズムがAESを攻撃するために必要な量子回路全体のサイズが大幅に減少する。 この強化により、量子コンピューティング環境におけるAESのセキュリティとリソース効率が向上する。

関連論文リスト

• Qubit Optimized Quantum Implementation of SLIM [0.0]
  我々は,32ビット平文と80ビット鍵に最適化された軽量ブロック暗号SLIMの量子実装を提案する。 この研究は、SLIMが量子抵抗暗号プロトコルのリソース効率が高くセキュアな候補としての可能性を強調している。
  論文  参考訳（メタデータ） (2024-12-14T13:52:36Z)
• SWAP-less Implementation of Quantum Algorithms [0.0]
  本稿では,接続性に制限のあるデバイスにアルゴリズムを実装するために,パリティ量子情報のフローを追跡するフォーマリズムを提案する。 我々は、エンタングゲートが量子状態を操作するだけでなく、量子情報の伝達にも活用できるという事実を活用している。
  論文  参考訳（メタデータ） (2024-08-20T14:51:00Z)
• A Quantum-Classical Collaborative Training Architecture Based on Quantum State Fidelity [50.387179833629254]
  我々は,コ・テンク (co-TenQu) と呼ばれる古典量子アーキテクチャを導入する。 Co-TenQuは古典的なディープニューラルネットワークを41.72%まで向上させる。 他の量子ベースの手法よりも1.9倍も優れており、70.59%少ない量子ビットを使用しながら、同様の精度を達成している。
  論文  参考訳（メタデータ） (2024-02-23T14:09:41Z)
• QuantumSEA: In-Time Sparse Exploration for Noise Adaptive Quantum Circuits [82.50620782471485]
  QuantumSEAはノイズ適応型量子回路のインタイムスパース探索である。 1)トレーニング中の暗黙の回路容量と(2)雑音の頑健さの2つの主要な目標を達成することを目的としている。 提案手法は, 量子ゲート数の半減と回路実行の2倍の時間節約で, 最先端の計算結果を確立する。
  論文  参考訳（メタデータ） (2024-01-10T22:33:00Z)
• FIPS Compliant Quantum Secure Communication using Quantum Permutation Pad [0.602276990341246]
  本稿では,量子セーフデータを用いたTLS 1.3プロトコルを実現するネストモードを提案する。 ネストしたTLS 1.3のハンドシェイキングフェーズとPQCと対称暗号化フェーズのパフォーマンスへの影響について検討した。
  論文  参考訳（メタデータ） (2022-12-30T21:56:35Z)
• Quantum circuit debugging and sensitivity analysis via local inversions [62.997667081978825]
  本稿では,回路に最も影響を及ぼす量子回路の断面をピンポイントする手法を提案する。 我々は,IBM量子マシン上に実装されたアルゴリズム回路の例に応用して,提案手法の実用性と有効性を示す。
  論文  参考訳（メタデータ） (2022-04-12T19:39:31Z)
• Circuit Symmetry Verification Mitigates Quantum-Domain Impairments [69.33243249411113]
  本稿では,量子状態の知識を必要とせず,量子回路の可換性を検証する回路指向対称性検証を提案する。 特に、従来の量子領域形式を回路指向安定化器に一般化するフーリエ時間安定化器(STS)手法を提案する。
  論文  参考訳（メタデータ） (2021-12-27T21:15:35Z)
• A quantum circuit design of AES [1.1049608786515839]
  我々はAES-128とサンプルAES(S-AES)量子回路を設計して解読する。 S-AESの場合、完全量子回路は48量子ビットしか持たず、既にノイズの多い中間スケールの量子コンピュータの範囲内にある。
  論文  参考訳（メタデータ） (2021-09-25T12:49:40Z)
• Fast Swapping in a Quantum Multiplier Modelled as a Queuing Network [64.1951227380212]
  量子回路をキューネットワークとしてモデル化することを提案する。 提案手法はスケーラビリティが高く,大規模量子回路のコンパイルに必要となる潜在的な速度と精度を有する。
  論文  参考訳（メタデータ） (2021-06-26T10:55:52Z)
• Quantum circuit synthesis of Bell and GHZ states using projective simulation in the NISQ era [0.0]
  量子ビット数に制限のある雑音量子コンピュータの量子回路合成問題に取り組むために,強化学習手法である投影シミュレーションの有効性について検討した。 シミュレーションの結果, エージェントの性能は良好であったが, 量子ビット数の増加に伴い新しい回路の学習能力は低下した。
  論文  参考訳（メタデータ） (2021-04-27T16:11:27Z)
• Space-efficient binary optimization for variational computing [68.8204255655161]
  本研究では,トラベリングセールスマン問題に必要なキュービット数を大幅に削減できることを示す。 また、量子ビット効率と回路深さ効率のモデルを円滑に補間する符号化方式を提案する。
  論文  参考訳（メタデータ） (2020-09-15T18:17:27Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。