論文の概要: A Multi-Agent Generative AI Framework for IC Module-Level Verification Automation

• arxiv url: http://arxiv.org/abs/2507.21694v1
• Date: Tue, 29 Jul 2025 11:17:47 GMT
• ステータス: 翻訳完了
• システム内更新日: 2025-07-30 17:08:56.058853
• Title: A Multi-Agent Generative AI Framework for IC Module-Level Verification Automation
• Title（参考訳）: ICモジュールレベル検証自動化のためのマルチエージェント生成AIフレームワーク
• Authors: Wenbo Liu, Forbes Hou, Jon Zhang, Hong Liu, Allen Lei,
• Abstract要約: 生成AIによるチップ設計は、学術や産業から広く注目を集めている。 本稿では、複雑な検証タスクにおける現在の単一LLMアプローチの限界に対処することを目的とした、革新的なマルチエージェント検証フレームワーク(MAVF)を提案する。 その結果、MAVFは検証文書解析・生成において従来の手作業法や単対話生成AIアプローチよりも優れており、自動テストベンチ生成も優れていることがわかった。
• 参考スコア（独自算出の注目度）: 5.6001391902185205
• License: http://arxiv.org/licenses/nonexclusive-distrib/1.0/
• Abstract: As large language models demonstrate enormous potential in the field of Electronic Design Automation (EDA), generative AI-assisted chip design is attracting widespread attention from academia and industry. Although these technologies have made preliminary progress in tasks such as code generation, their application in chip verification -- a critical bottleneck in the chip development cycle -- remains at an exploratory stage. This paper proposes an innovative Multi-Agent Verification Framework (MAVF) aimed at addressing the limitations of current single-LLM approaches in complex verification tasks. Our framework builds an automated transformation system from design specifications to testbench through the collaborative work of multiple specialized agents, including specification parsing, verification strategy generation, and code implementation. Through verification experiments on multiple chip modules of varying complexity, results show that MAVF significantly outperforms traditional manual methods and single-dialogue generative AI approaches in verification document parsing and generation, as well as automated testbench generation. This research opens new directions for exploring generative AI applications in verification automation, potentially providing effective approaches to solving the most challenging bottleneck issues in chip design.
• Abstract（参考訳）: 電子設計自動化(Electronic Design Automation, EDA)の分野では、大きな言語モデルが大きな可能性を秘めている。 これらの技術はコード生成などのタスクで予備的な進歩を遂げているが、チップ検証(チップ開発サイクルにおける重要なボトルネック)の応用は、まだ探索段階にある。 本稿では、複雑な検証タスクにおける現在の単一LLMアプローチの限界に対処することを目的とした、革新的なマルチエージェント検証フレームワーク(MAVF)を提案する。 本フレームワークは,仕様解析,検証戦略生成,コード実装など,複数の専門エージェントの協調作業を通じて,設計仕様からテストベンチへの自動変換システムを構築する。 複雑度の異なる複数のチップモジュールの検証実験により、MAVFは検証文書解析および生成において従来の手作業法や単対話生成AIアプローチよりも大幅に優れており、自動テストベンチ生成が可能であることが示された。 この研究は、検証自動化における生成AIアプリケーションを探索するための新たな方向を開拓し、チップ設計における最も困難なボトルネックを解決するための効果的なアプローチを提供する可能性がある。

関連論文リスト

• Hey AI, Generate Me a Hardware Code! Agentic AI-based Hardware Design & Verification [2.8236458753814233]
  本稿では,エージェントAIを用いたハードウェア設計検証手法を提案する。 エージェントAIベースのアプローチは、Humain-in-the-Loop(HITL)介入と連携して、よりダイナミックで反復的で自己反映的なプロセスに従事するAIエージェントに権限を与える。 この手法は5つのオープンソース設計で評価され、95%以上のカバレッジを達成し、検証時間を短縮する。
  論文  参考訳（メタデータ） (2025-07-03T14:20:57Z)
• SV-LLM: An Agentic Approach for SoC Security Verification using Large Language Models [8.912091484067508]
  SV-LLMは,システムオンチップ(SoC)セキュリティ検証の自動化と強化を目的とした,新しいマルチエージェントアシスタントシステムである。 検証質問応答、セキュリティ資産の識別、脅威モデリング、テスト計画とプロパティ生成、脆弱性検出、シミュレーションベースのバグ検証といったタスクのための特別なエージェントを統合することで、SV-LLMはワークフローを合理化する。 このシステムは,手作業による介入を減らすこと,精度の向上,セキュリティ分析の高速化,設計サイクルの初期段階におけるリスクの積極的な識別と緩和を支援することを目的としている。
  論文  参考訳（メタデータ） (2025-06-25T13:31:13Z)
• An LLM-enabled Multi-Agent Autonomous Mechatronics Design Framework [49.633199780510864]
  本研究は, 機械設計, 最適化, エレクトロニクス, ソフトウェア工学の専門知識を統合した多エージェント自律メカトロニクス設計フレームワークを提案する。 このフレームワークは、言語駆動のワークフローを通じて運用され、構造化された人間のフィードバックを組み込んで、現実世界の制約下での堅牢なパフォーマンスを保証する。 完全に機能する自律型容器は、最適化された推進、コスト効率の高い電子機器、高度な制御を備えていた。
  論文  参考訳（メタデータ） (2025-04-20T16:57:45Z)
• An Agentic Approach to Automatic Creation of P&ID Diagrams from Natural Language Descriptions [2.8039483625021258]
  本稿では,自然言語記述からのP&IDの自動生成のための新しい協調手法を提案する。 ワークフローの健全性と完全性を評価して生成プロセスの実現可能性を示し、バニラゼロショットや少数ショット生成手法と比較して改善された結果を示す。
  論文  参考訳（メタデータ） (2024-12-17T13:21:26Z)
• Accelerating Manufacturing Scale-Up from Material Discovery Using Agentic Web Navigation and Retrieval-Augmented AI for Process Engineering Schematics Design [2.368662284133926]
  プロセス・フロー・ダイアグラム(PFD)とプロセス・アンド・インスツルメンテーション・ダイアグラム(PID)は産業プロセスの設計、制御、安全性にとって重要なツールである。 精密かつ規則に準拠した図の作成は、特に自動化とデジタル化の時代において、材料発見から工業生産へのブレークスルーを拡大する上で、依然として重要な課題である。 本稿では,知識獲得と生成を伴う2段階のアプローチを通じて,これらの課題に対処する自律型エージェントフレームワークを提案する。
  論文  参考訳（メタデータ） (2024-12-08T13:36:42Z)
• Benchmarking End-To-End Performance of AI-Based Chip Placement Algorithms [77.71341200638416]
  ChiPBenchはAIベースのチップ配置アルゴリズムの有効性を評価するために設計されたベンチマークである。 評価のために、さまざまなドメイン(CPU、GPU、マイクロコントローラなど)から20の回路を集めました。 その結果, 単点アルゴリズムの中間距離が支配的であったとしても, 最終的なPPA結果は満足できないことがわかった。
  論文  参考訳（メタデータ） (2024-07-03T03:29:23Z)
• Generative AI Agent for Next-Generation MIMO Design: Fundamentals, Challenges, and Vision [76.4345564864002]
  次世代の多重入力多重出力(MIMO)はインテリジェントでスケーラブルであることが期待される。 本稿では、カスタマイズされた特殊コンテンツを生成することができる生成型AIエージェントの概念を提案する。 本稿では、生成AIエージェントをパフォーマンス分析に活用することの有効性を示す2つの説得力のあるケーススタディを示す。
  論文  参考訳（メタデータ） (2024-04-13T02:39:36Z)
• LLM4EDA: Emerging Progress in Large Language Models for Electronic Design Automation [74.7163199054881]
  大規模言語モデル(LLM)は、文脈理解、論理推論、回答生成においてその能力を実証している。 本稿では,EDA分野におけるLLMの応用に関する系統的研究を行う。 論理合成,物理設計,マルチモーダル特徴抽出,回路のアライメントにLLMを適用することに焦点を当て,今後の研究の方向性を強調した。
  論文  参考訳（メタデータ） (2023-12-28T15:09:14Z)
• A Comprehensive Survey on Applications of Transformers for Deep Learning Tasks [60.38369406877899]
  Transformerは、シーケンシャルデータ内のコンテキスト関係を理解するために自己認識メカニズムを使用するディープニューラルネットワークである。 Transformerモデルは、入力シーケンス要素間の長い依存関係を処理し、並列処理を可能にする。 我々の調査では、トランスフォーマーベースのモデルのためのトップ5のアプリケーションドメインを特定します。
  論文  参考訳（メタデータ） (2023-06-11T23:13:51Z)
• AI/ML Algorithms and Applications in VLSI Design and Technology [3.1171750528972204]
  本稿では、VLSIの設計・製造において過去に導入されたAI/ML自動化アプローチについて概説する。 将来、VLSI設計の分野に革命をもたらすため、様々な抽象化レベルでAI/MLアプリケーションの範囲について論じる。
  論文  参考訳（メタデータ） (2022-02-21T07:01:27Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。