論文の概要: Logic Solver Guided Directed Fuzzing for Hardware Designs
- arxiv url: http://arxiv.org/abs/2509.26509v1
- Date: Tue, 30 Sep 2025 16:50:50 GMT
- ステータス: 翻訳完了
- システム内更新日: 2025-10-01 14:45:00.215655
- Title: Logic Solver Guided Directed Fuzzing for Hardware Designs
- Title（参考訳）: ハードウェア設計における直接ファズリングの論理解法
- Authors: Raghul Saravanan, Sai Manoj P D,
- Abstract要約: この研究は、革新的でスケーラブルなハードウェアファジィ機構であるTargetFuzzを導入している。
SATベースの技術を活用して、ハードウェア設計の特定の領域に集中し、ネイティブハードウェア抽象化レベルで運用する。
対象サイトの処理において,30倍のスケールを効果的に実現し,100%のステートカバレッジと1.5倍の高速化を実現した。
- 参考スコア（独自算出の注目度）: 0.6430258446597411
- License: http://creativecommons.org/licenses/by/4.0/
- Abstract: The ever-increasing complexity of design specifications for processors and intellectual property (IP) presents a formidable challenge for early bug detection in the modern IC design cycle. The recent advancements in hardware fuzzing have proven effective in detecting bugs in RTL designs of cutting-edge processors. The modern IC design flow involves incremental updates and modifications to the hardware designs necessitating rigorous verification and extending the overall verification period. To accelerate this process, directed fuzzing has emerged focusing on generating targeted stimuli for specific regions of the design, avoiding the need for exhaustive, full-scale verification. However, a significant limitation of these hardware fuzzers lies in their reliance on an equivalent SW model of the hardware which fails to capture intrinsic hardware characteristics. To circumvent the aforementioned challenges, this work introduces TargetFuzz, an innovative and scalable targeted hardware fuzzing mechanism. It leverages SAT-based techniques to focus on specific regions of the hardware design while operating at its native hardware abstraction level, ensuring a more precise and comprehensive verification process. We evaluated this approach across a diverse range of RTL designs for various IP cores. Our experimental results demonstrate its capability to effectively target and fuzz a broad spectrum of sites within these designs, showcasing its extensive coverage and precision in addressing targeted regions. TargetFuzz demonstrates its capability to effectively scale 30x greater in terms of handling target sites, achieving 100% state coverage and 1.5x faster in terms of site coverage, and shows 90x improvement in target state coverage compared to Coverage-Guided Fuzzing, demonstrating its potential to advance the state-of-the-art in directed hardware fuzzing.
- Abstract（参考訳）: プロセッサと知的財産権(IP)の設計仕様の複雑さは、現代のIC設計サイクルにおいて、早期バグ検出の重大な課題となっている。
ハードウェアファジィ化の最近の進歩は、最先端プロセッサのRTL設計のバグを検出するのに有効であることが証明されている。
最新のIC設計フローは、厳密な検証と全体的な検証期間の延長を必要とするハードウェア設計の漸進的な更新と修正を含む。
このプロセスを加速するために、指向ファジィは設計の特定の領域に対するターゲット刺激の生成に焦点を合わせており、徹底的なフルスケールの検証は不要である。
しかし、これらのハードウェアファズナーの大幅な制限は、固有のハードウェア特性を捉えないハードウェアのSWモデルに依存している。
上記の課題を回避するために、この研究は革新的でスケーラブルなハードウェアファジング機構であるTargetFuzzを導入している。
SATベースの技術を活用して、ハードウェア設計の特定の領域に集中し、ハードウェアの抽象化レベルで運用し、より正確で包括的な検証プロセスを確実にする。
我々は,様々なIPコアを対象とした多種多様なRTL設計に対して,このアプローチを評価した。
実験の結果, 対象領域の広い範囲のサイトを効果的に対象とし, ファジィ化できることが示され, 対象領域の広い範囲のカバー範囲と精度が示された。
TargetFuzzは、ターゲットサイトを扱い、100%のステートカバレッジと1.5倍の高速化を実現し、Coverage-Guided Fuzzingと比較して90倍のターゲット状態カバレッジを達成し、方向性のあるハードウェアファズリングの最先端化の可能性を示している。
関連論文リスト
- Intelligent Graybox Fuzzing via ATPG-Guided Seed Generation and Submodule Analysis [5.029193774082768]
ハードウェアファジィングは、現代のハードウェア設計におけるセキュリティ欠陥を見つけるための重要なテクニックの1つである。
Coverage-Guided Fuzzing (CGF) 法はデザインをより効果的に探索するのに役立つが、ハードウェアの特定の部分に焦点を合わせるのに苦労する。
DirectFuzzのような既存のDGF(Directed Gray-box Fuzzing)技術は、ターゲットテストを生成することでこれを解決しようとしている。
本稿では, DGF アプローチに倣い, ファジングと自動テストパターン生成(ATPG)を組み合わせてより効率的なファジングを実現する新しいフレームワーク PROFUZZ を提案する。
論文 参考訳（メタデータ） (2025-09-25T06:46:19Z) - SynFuzz: Leveraging Fuzzing of Netlist to Detect Synthesis Bugs [5.176992390068684]
本稿では,既存のハードウェアファジィフレームワークの限界を克服するために設計された,新しいハードウェアファジィファジィであるSynFuzzを紹介する。
SynFuzzは、RTLからゲートレベルへの移行中に発生する合成バグと脆弱性を特定するために、ゲートレベルのネットリストでファジングハードウェアに焦点を当てている。
我々は、SynFuzzが業界標準の形式検証ツールCadence Conformalの限界を克服する方法を実証する。
論文 参考訳（メタデータ） (2025-04-26T05:51:29Z) - Accelerating Hardware Verification with Graph Models [0.43988112145759295]
ゲートレベルのネットリスト検証のためのグラフベースのハードウェアファザであるGraphFuzzを紹介する。
このアプローチでは、ハードウェア設計はグラフノードとしてモデル化され、ゲートの振る舞いは特徴として符号化される。
グラフ学習アルゴリズムを活用することで、GraphFuzzはノードパターンを分析して、ハードウェアの脆弱性を効率的に検出する。
論文 参考訳（メタデータ） (2024-12-17T23:14:46Z) - Enhancing Dropout-based Bayesian Neural Networks with Multi-Exit on FPGA [20.629635991749808]
本稿では,フィールドプログラマブルゲートアレイ(FPGA)ベースのアクセラレータを効率よく生成するアルゴリズムとハードウェアの共同設計フレームワークを提案する。
アルゴリズムレベルでは、計算とメモリのオーバーヘッドを低減した、新しいマルチエグジット・ドロップアウトベースのベイズNNを提案する。
ハードウェアレベルでは,提案する効率的なベイズNNのためのFPGAベースのアクセラレータを生成するための変換フレームワークを提案する。
論文 参考訳（メタデータ） (2024-06-20T17:08:42Z) - The Emergence of Hardware Fuzzing: A Critical Review of its Significance [0.4943822978887544]
ソフトウェアテスト方法論にインスパイアされたハードウェアファジングは、複雑なハードウェア設計におけるバグを識別する効果で有名になった。
様々なハードウェアファジィ技術が導入されたにもかかわらず、ハードウェアモジュールのソフトウェアモデルへの非効率な変換などの障害は、その効果を妨げている。
本研究は,脆弱性の同定における既存のハードウェアファジィング手法の信頼性を検証し,今後の設計検証技術の進歩に向けた研究ギャップを同定する。
論文 参考訳（メタデータ） (2024-03-19T15:12:11Z) - On-Chip Hardware-Aware Quantization for Mixed Precision Neural Networks [52.97107229149988]
エッジデバイス上でハードウェア対応の混合精度量子化を行うOn-Chipハードウェア・アウェア量子化フレームワークを提案する。
このパイプラインは、量子化プロセスが量子化演算子の実際のハードウェア効率を知覚することを可能にする。
精度測定のために,マルチチップシナリオにおける演算子の精度への影響を効果的に推定するMask-Guided Quantization Estimation技術を提案する。
論文 参考訳（メタデータ） (2023-09-05T04:39:34Z) - MAPLE-X: Latency Prediction with Explicit Microprocessor Prior Knowledge [87.41163540910854]
ディープニューラルネットワーク(DNN)レイテンシのキャラクタリゼーションは、時間を要するプロセスである。
ハードウェアデバイスの事前知識とDNNアーキテクチャのレイテンシを具体化し,MAPLEを拡張したMAPLE-Xを提案する。
論文 参考訳（メタデータ） (2022-05-25T11:08:20Z) - FPGA-optimized Hardware acceleration for Spiking Neural Networks [69.49429223251178]
本研究は,画像認識タスクに適用したオフライントレーニングによるSNN用ハードウェアアクセラレータの開発について述べる。
この設計はXilinx Artix-7 FPGAをターゲットにしており、利用可能なハードウェアリソースの40%を合計で使用している。
分類時間を3桁に短縮し、ソフトウェアと比較すると精度にわずか4.5%の影響を与えている。
論文 参考訳（メタデータ） (2022-01-18T13:59:22Z)
関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。
指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。