論文の概要: GNN-based Path-aware multi-view Circuit Learning for Technology Mapping

• arxiv url: http://arxiv.org/abs/2601.14286v1
• Date: Wed, 14 Jan 2026 02:15:48 GMT
• ステータス: 翻訳完了
• システム内更新日: 2026-01-22 21:27:50.069906
• Title: GNN-based Path-aware multi-view Circuit Learning for Technology Mapping
• Title（参考訳）: 技術マッピングのためのGNNを用いたパス対応多視点回路学習
• Authors: Wentao Jiang, Jingxin Wang, Zhang Hu, Zhengyuan Shi, Chengyu Ma, Qiang Xu, Weikang Qian, Zhufei Chu,
• Abstract要約: 本稿では,GNN フレームワークである GPA (graph Neural Network, GNN) ベースのパス・アウェア・マルチビュー回路学習について紹介する。 GPAは従来の診断法よりも19.9%、2.1%、および4.1%の遅延低減を実現している。
• 参考スコア（独自算出の注目度）: 8.368416885163859
• License: http://creativecommons.org/licenses/by/4.0/
• Abstract: Traditional technology mapping suffers from systemic inaccuracies in delay estimation due to its reliance on abstract, technology-agnostic delay models that fail to capture the nuanced timing behavior behavior of real post-mapping circuits. To address this fundamental limitation, we introduce GPA(graph neural network (GNN)-based Path-Aware multi-view circuit learning), a novel GNN framework that learns precise, data-driven delay predictions by synergistically fusing three complementary views of circuit structure: And-Inverter Graphs (AIGs)-based functional encoding, post-mapping technology emphasizes critical timing paths. Trained exclusively on real cell delays extracted from critical paths of industrial-grade post-mapping netlists, GPA learns to classify cut delays with unprecedented accuracy, directly informing smarter mapping decisions. Evaluated on the 19 EPFL combinational benchmarks, GPA achieves 19.9%, 2.1% and 4.1% average delay reduction over the conventional heuristics methods (techmap, MCH) and the prior state-of-the-art ML-based approach SLAP, respectively-without compromising area efficiency.
• Abstract（参考訳）: 従来の技術マッピングは、実際のポストマッピング回路の微妙なタイミング挙動を捉えるのに失敗する、抽象的かつ技術に依存しない遅延モデルに依存するため、遅延推定の体系的不正確さに悩まされている。 この基本的な制限に対処するために、GPA(graph neural network, GNN)ベースのPath-Aware Multi-view circuit learning)という新しいGNNフレームワークを導入し、回路構造の3つの相補的なビューを相乗的に融合することにより、正確なデータ駆動遅延予測を学習する。 GPAは、産業レベルのポストメイピングネットリストの重要な経路から抽出された実際の遅延を専門に訓練し、前例のない精度でカット遅延を分類し、よりスマートなマッピング決定を直接実行することを学ぶ。 19のEPFL組合せのベンチマークで評価され、GPAは従来のヒューリスティックス法(techmap, MCH)と従来の最先端MLベースのアプローチSLAPに対してそれぞれ19.9%、2.1%、および4.1%の遅延削減を達成した。

関連論文リスト

• Three factor delay learning rules for spiking neural networks [0.42970700836450487]
  シナプスおよび軸索遅延を導入し, リーク・アンド・ファイア(LIF)をベースとしたフィードフォワードとリカレントSNNを統合した。 オンライン上で遅延パラメータを同時に学習するための3つの制約付き学習ルールを提案する。 本研究は、デバイス上での学習を可能にし、メモリ要求を低くすることで、パワーと領域制約のあるニューロモルフィックプロセッサの設計に有効である。
  論文  参考訳（メタデータ） (2026-01-02T12:28:53Z)
• Efficient Memristive Spiking Neural Networks Architecture with Supervised In-Situ STDP Method [0.0]
  時間的スパイクエンコーディングを備えたメムリスタベースのスパイキングニューラルネットワーク(SNN)は、超低エネルギー計算を可能にする。 本稿では,新しい教師付きin-situ学習アルゴリズムを用いて学習した回路レベルのメムリシブスパイクニューラルネットワーク(SNN)アーキテクチャを提案する。
  論文  参考訳（メタデータ） (2025-07-28T17:09:48Z)
• Learning from Scratch: Structurally-masked Transformer for Next Generation Lib-free Simulation [5.564681128355971]
  本稿では,多段階データパスのパワーとタイミング予測のためのニューラルネットワークフレームワークを提案する。 私たちの知る限りでは、これは標準セル用に明示的に設計された言語ベースのネットリスト対応ニューラルネットワークとしては初めてのものです。
  論文  参考訳（メタデータ） (2025-07-23T10:46:25Z)
• PreRoutGNN for Timing Prediction with Order Preserving Partition: Global Circuit Pre-training, Local Delay Learning and Attentional Cell Modeling [84.34811206119619]
  本稿では,事前のタイミング予測に対する2段階のアプローチを提案する。 まず、回路網リストからグローバルグラフ埋め込みを学習するグラフオートエンコーダを事前学習するためのグローバル回路トレーニングを提案する。 第2に、GCN上のメッセージパッシングのための新しいノード更新方式を、学習したグラフ埋め込みと回路グラフのトポロジ的ソートシーケンスに従って使用する。 21個の実世界の回路の実験では、スラック予測のための新しいSOTA R2が0.93で達成され、以前のSOTA法では0.59をはるかに上回っている。
  論文  参考訳（メタデータ） (2024-02-27T02:23:07Z)
• Check-Agnosia based Post-Processor for Message-Passing Decoding of Quantum LDPC Codes [3.4602940992970908]
  ハードウェアフレンドリーな方向性を持つ新しい後処理アルゴリズムを導入し、最先端技術と競合する誤り訂正性能を提供する。 FPGA基板上では,1マイクロ秒に近いレイテンシ値が得られることを示すとともに,ASIC実装においてより低いレイテンシ値が得られることを示す。
  論文  参考訳（メタデータ） (2023-10-23T14:51:22Z)
• Correlating sparse sensing for large-scale traffic speed estimation: A Laplacian-enhanced low-rank tensor kriging approach [76.45949280328838]
  本稿では,Laplacian enhanced Low-rank tensor (LETC) フレームワークを提案する。 次に,提案したモデルをネットワークワイド・クリグにスケールアップするために,複数の有効な数値手法を用いて効率的な解アルゴリズムを設計する。
  論文  参考訳（メタデータ） (2022-10-21T07:25:57Z)
• Two-Timescale End-to-End Learning for Channel Acquisition and Hybrid Precoding [94.40747235081466]
  本研究では,ミリ波(mmWave)大規模マルチインプット多重出力(MIMO)システムのためのエンドツーエンドの深層学習に基づくジョイントトランスシーバ設計アルゴリズムを提案する。 我々は受信したパイロットを受信機でフィードバックビットにマッピングし、さらに送信機でハイブリッドプリコーダにフィードバックビットをマッピングするDNNアーキテクチャを開発した。
  論文  参考訳（メタデータ） (2021-10-22T20:49:02Z)
• Adaptive Anomaly Detection for Internet of Things in Hierarchical Edge Computing: A Contextual-Bandit Approach [81.5261621619557]
  階層エッジコンピューティング(HEC)を用いた適応型異常検出手法を提案する。 まず,複雑性を増した複数のDNNモデルを構築し,それぞれを対応するHEC層に関連付ける。 そこで我々は、文脈帯域問題として定式化され、強化学習ポリシーネットワークを用いて解決される適応モデル選択スキームを設計する。
  論文  参考訳（メタデータ） (2021-08-09T08:45:47Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。