論文の概要: SNNF: An SNN-based Near-Sensor Noise Filter for Dynamic Vision Sensors

• arxiv url: http://arxiv.org/abs/2605.01937v1
• Date: Sun, 03 May 2026 15:35:05 GMT
• ステータス: 翻訳完了
• システム内更新日: 2026-05-05 20:33:50.005992
• Title: SNNF: An SNN-based Near-Sensor Noise Filter for Dynamic Vision Sensors
• Title（参考訳）: SNNF:ダイナミックビジョンセンサのためのSNNベースニアセンサノイズフィルタ
• Authors: Yahan Yang, Pradeep Kumar Gopalakrishnan, Chang Chip Hong, Arindam Basu,
• Abstract要約: ダイナミックビジョンセンサー(DVS)は例外的なダイナミックレンジと低消費電力を示し、ビデオモノのインターネット(IoVT)におけるエッジアプリケーションに最適である。 本稿では,コンパクトなイベントベースバイナリ画像表現,並列メモリアーキテクチャ,単一層スパイキングニューラルネットワーク(SNN)を統合した近接センサBAノイズフィルタSNNFを提案する。 実装結果から、SNNFはメモリリソースとロジックリソースをそれぞれ11%と40%に削減し、毎秒29メガイベントのスループットを実現している(Meps)。
• 参考スコア（独自算出の注目度）: 3.2432462489026492
• License: http://arxiv.org/licenses/nonexclusive-distrib/1.0/
• Abstract: Dynamic Vision Sensors (DVS) exhibit exceptional dynamic range and low power consumption, making them ideal for edge applications in the Internet of Video Things (IoVT). However, their output is often degraded by spurious Background Activity (BA) noise, leading to unnecessary computational overhead. This paper proposes SNNF, a near-sensor BA noise filter that integrates a compact Event-Based Binary Image (EBBI) representation, a parallel memory architecture, and a single-layer Spiking Neural Network (SNN) classifier. Trained on representative DVS data, the SNN distinguishes signal events from noise with an AUC of 0.89 on standard datasets. The binary-array-based EBBI eliminates timestamp dependency, significantly reducing memory footprint. Moreover, the SNN's spike-based computation replaces power-hungry multipliers with simple accumulation logic and minimizes inter-neuron data width, resulting in an extremely hardware-efficient design. FPGA implementation results show that SNNF reduces memory and logic resources to approximately 11% and 40%, respectively of state-of-the-art filters, while achieving a throughput of 29 Mega events per second (Meps). In a 65 nm CMOS ASIC implementation, SNNF achieves 44.4 Meps with an area and power consumption of only ~13% and <5% of the corresponding ANN-based designs. These results demonstrate that SNNF provides an excellent balance between filtering accuracy and hardware efficiency, making it highly suitable for resource-constrained, near-sensor deployment.
• Abstract（参考訳）: Dynamic Vision Sensors (DVS) は例外的なダイナミックレンジと低消費電力を示し、IoVT (Internet of Video Things) のエッジアプリケーションに最適である。 しかしながら、それらの出力は、しばしば急激なバックグラウンドアクティビティ(BA)ノイズによって劣化し、不要な計算オーバーヘッドを引き起こす。 本稿では,コンパクトなイベントベースバイナリイメージ(EBBI)表現,並列メモリアーキテクチャ,単一層スパイキングニューラルネットワーク(SNN)分類器を統合した近センサBAノイズフィルタであるSNNFを提案する。 代表的なDVSデータに基づいて訓練されたSNNは、信号イベントとノイズを区別し、標準データセットのAUCは0.89である。 バイナリアレイベースのEBBIはタイムスタンプ依存を排除し、メモリフットプリントを大幅に削減する。 さらに、SNNのスパイクベースの計算は、パワーハングリー乗算器を単純な累積論理に置き換え、ニューロン間のデータ幅を最小化し、非常にハードウェア効率の良い設計をもたらす。 FPGA の実装結果から,SNNF はメモリリソースと論理リソースをそれぞれ11% と40% に削減し,スループットは毎秒29 Mega イベントを実現している(Meps)。 65nmのCMOSASIC実装では、SNNFは44.4Mepsを達成し、ANNベースの設計の約13%と5%の消費電力しか達成していない。 これらの結果から,SNNFはフィルタ精度とハードウェア効率のバランスに優れており,資源制約や近接センサ配置に極めて適していることがわかった。

関連論文リスト

• LUNA: LUT-Based Neural Architecture for Fast and Low-Cost Qubit Readout [0.0]
  LUNAは、低コストのインテグレータベースの前処理とLook-Up Table (LUT)ベースのニューラルネットワークを組み合わせた超伝導量子ビットリードアウトアクセラレータである。 最先端技術と比較して10.95倍の面積減少と30%のレイテンシ低下を示し,忠実さの損失はほとんどなかった。
  論文  参考訳（メタデータ） (2025-12-08T18:41:13Z)
• SNNSIR: A Simple Spiking Neural Network for Stereo Image Restoration [46.28078168687418]
  スパイキングニューラルネットワーク(SNN)は高い計算効率と低エネルギー消費を提供する。 ステレオ画像復元のための単純なスパイキングニューラルネットワークであるSNNSIRを提案する。 本モデルは,計算オーバーヘッドを著しく低減しつつ,競争力のある復元性能を実現する。
  論文  参考訳（メタデータ） (2025-08-17T07:38:25Z)
• DnLUT: Ultra-Efficient Color Image Denoising via Channel-Aware Lookup Tables [60.95483707212802]
  DnLUTは、リソース消費を最小限に抑えながら高品質なカラーイメージを実現する、超効率的なルックアップテーブルベースのフレームワークである。 Pairwise Channel Mixer(PCM)は、チャネル間の相関関係と空間的依存関係を並列に効果的にキャプチャし、L字型畳み込み設計により受容界のカバレッジを最大化する。 これらのコンポーネントをトレーニング後に最適化されたルックアップテーブルに変換することで、DnLUTは、CNNの競合であるDnCNNと比較して500KBのストレージと0.1%のエネルギー消費しか必要とせず、20倍高速な推論を実現している。
  論文  参考訳（メタデータ） (2025-03-20T08:15:29Z)
• Spiker+: a framework for the generation of efficient Spiking Neural Networks FPGA accelerators for inference at the edge [49.42371633618761]
  Spiker+はFPGA上で、エッジでの推論のために効率よく、低消費電力で、低領域でカスタマイズされたSpking Neural Networks(SNN)アクセラレータを生成するためのフレームワークである。 Spiker+ は MNIST と Spiking Heidelberg Digits (SHD) の2つのベンチマークデータセットでテストされている。
  論文  参考訳（メタデータ） (2024-01-02T10:42:42Z)
• Combining SNNs with Filtering for Efficient Neural Decoding in Implantable Brain-Machine Interfaces [0.7904805552920349]
  スパイキングニューラルネットワーク(SNN)は、リソース効率の良いニューラルデコードのための有望なソリューションとして出現する。 LSTM(Long Short Term Memory)ネットワークは、最高の精度を実現する。 異なるフィルタによる結果は、最高のパフォーマンスを提供するBesselフィルタで示されます。
  論文  参考訳（メタデータ） (2023-12-26T05:40:39Z)
• SpikeSim: An end-to-end Compute-in-Memory Hardware Evaluation Tool for Benchmarking Spiking Neural Networks [4.0300632886917]
  SpikeSimは、IMCマップされたSNNの現実的なパフォーマンス、エネルギ、レイテンシ、領域評価を実現するツールである。 神経モジュールの面積の1.24倍と10倍に減少するSNNトポロジカルな変化と全エネルギー・遅延生成値を提案する。
  論文  参考訳（メタデータ） (2022-10-24T01:07:17Z)
• LL-GNN: Low Latency Graph Neural Networks on FPGAs for High Energy Physics [45.666822327616046]
  本研究は,粒子検出器のための低グラフニューラルネットワーク(LL-GNN)設計のための新しい再構成可能なアーキテクチャを提案する。 LL-GNNの設計は、洗練されたアルゴリズムが実験データを効率的に処理できるようにすることで、次世代のトリガーシステムを進化させる。
  論文  参考訳（メタデータ） (2022-09-28T12:55:35Z)
• Sub-bit Neural Networks: Learning to Compress and Accelerate Binary Neural Networks [72.81092567651395]
  Sub-bit Neural Networks (SNN) は、BNNの圧縮と高速化に適した新しいタイプのバイナリ量子化設計である。 SNNは、微細な畳み込みカーネル空間におけるバイナリ量子化を利用するカーネル対応最適化フレームワークで訓練されている。 ビジュアル認識ベンチマークの実験とFPGA上でのハードウェア展開は、SNNの大きな可能性を検証する。
  論文  参考訳（メタデータ） (2021-10-18T11:30:29Z)
• Sound Event Detection with Binary Neural Networks on Tightly Power-Constrained IoT Devices [20.349809458335532]
  サウンドイベント検出(SED)は、消費者およびスマートシティアプリケーションのホットトピックです。 Deep Neural Networksに基づく既存のアプローチは非常に効果的ですが、メモリ、電力、スループットの面で非常に要求が高いです。 本稿では,高エネルギー効率なRISC-V(8+1)コアGAP8マイクロコントローラと,極端量子化と小プリントバイナリニューラルネットワーク(BNN)の組み合わせについて検討する。
  論文  参考訳（メタデータ） (2021-01-12T12:38:23Z)
• DIET-SNN: Direct Input Encoding With Leakage and Threshold Optimization in Deep Spiking Neural Networks [8.746046482977434]
  DIET-SNNは、膜漏れと発射閾値を最適化するために勾配降下で訓練された低深さスパイクネットワークである。 我々は,VGGおよびResNetアーキテクチャ上のCIFARおよびImageNetデータセットから画像分類タスクのDIET-SNNを評価する。 我々は、ImageNetデータセット上の5つのタイムステップ(推論レイテンシ)でトップ1の精度を69%達成し、同等の標準ANNよりも12倍少ない計算エネルギーを実現した。
  論文  参考訳（メタデータ） (2020-08-09T05:07:17Z)
• Near-chip Dynamic Vision Filtering for Low-Bandwidth Pedestrian Detection [99.94079901071163]
  本稿では、ダイナミックビジョンセンサ(DVS)を用いた歩行者検出のための新しいエンドツーエンドシステムを提案する。 我々は、複数のセンサがローカル処理ユニットにデータを送信し、検出アルゴリズムを実行するアプリケーションをターゲットにしている。 我々の検出器は450ミリ秒毎に検出を行うことができ、総合的なテストF1スコアは83%である。
  論文  参考訳（メタデータ） (2020-04-03T17:36:26Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。