論文の概要: Spiker-LL: An Energy-Efficient FPGA Accelerator Enabling Adaptive Local Learning in Spiking Neural Networks

• arxiv url: http://arxiv.org/abs/2605.18003v1
• Date: Mon, 18 May 2026 07:54:36 GMT
• ステータス: 翻訳完了
• システム内更新日: 2026-05-19 17:57:49.0883
• Title: Spiker-LL: An Energy-Efficient FPGA Accelerator Enabling Adaptive Local Learning in Spiking Neural Networks
• Title（参考訳）: Spiker-LL:スパイクニューラルネットワークにおける適応型局所学習を実現するエネルギー効率の良いFPGA加速器
• Authors: Alessio Caviglia, Filippo Marostica, Alessandro Savino, Stefano Di Carlo,
• Abstract要約: Spiking Neural Networks(SNN)は有望な代替手段を提供するが、デバイス上での学習を可能にするには、ハードウェア・アルゴリズムの共同設計が必要である。 本稿では,FPGAベースのSNNアクセラレータであるSPIKER-LLについて述べる。
• 参考スコア（独自算出の注目度）: 39.3098730337656
• License: http://creativecommons.org/licenses/by-nc-sa/4.0/
• Abstract: Deploying adaptive intelligence at the edge remains challenging due to the high computational and energy cost of training neural models. Spiking Neural Networks (SNNs) offer a promising alternative, but enabling on-device learning requires hardware-algorithm co-design. This paper presents SPIKER-LL, an FPGA-based SNN accelerator that extends the open-source Spiker+ inference architecture with efficient support for the STSF local learning rule. Through targeted microarchitectural extensions, SPIKER-LL performs inference and online learning with minimal overhead. Across MNIST, F-MNIST, and DIGITS, it achieves up to 93% accuracy, sub-millisecond latency, and less than 0.1 mJ per inference, while remaining DSP-free and highly scalable for edge-FPGA deployments.
• Abstract（参考訳）: エッジに適応的なインテリジェンスをデプロイすることは、ニューラルネットワークをトレーニングする際の計算コストとエネルギーコストが高いため、依然として困難である。 Spiking Neural Networks(SNN)は有望な代替手段を提供するが、デバイス上での学習を可能にするには、ハードウェア・アルゴリズムの共同設計が必要である。 本稿では,FPGAベースのSNNアクセラレータであるSPIKER-LLについて述べる。 ターゲットとするマイクロアーキテクチャ拡張を通じて、SPIKER-LLは最小限のオーバーヘッドで推論とオンライン学習を行う。 MNIST、F-MNIST、DIGITS全体では、最大で93%の精度、ミリ秒以下のレイテンシ、推論あたり0.1mJ未満である。

関連論文リスト

• A Multiplication-Free Spike-Time Learning Algorithm and its Efficient FPGA Implementation for On-Chip SNN Training [0.0]
  Spiking Neural Networks(SNN)は、生物学的にインスパイアされた低消費電力、イベント駆動インテリジェンスの基礎を提供する。 本稿では,FPGAの効率的な実現に特化して設計された,乗算不要なスパイク時間に基づく学習アルゴリズムを提案する。
  論文  参考訳（メタデータ） (2026-04-25T09:00:41Z)
• SFATTI: Spiking FPGA Accelerator for Temporal Task-driven Inference -- A Case Study on MNIST [39.79758414095764]
  スパイキングニューラルネットワーク(SNN)は、イベント駆動で時間的に疎らな性質のため、有望である。 本稿では,オープンソースのSpikeer+フレームワークを用いて手書き文字認識のための最適化SNNアクセラレータを生成する。
  論文  参考訳（メタデータ） (2025-07-04T08:22:13Z)
• Embedded FPGA Acceleration of Brain-Like Neural Networks: Online Learning to Scalable Inference [0.0]
  高レベル合成を用いた Zynq UltraScale+ システム上で,BCPNN 用の最初の FPGA アクセラレータを提案する。 私たちのアクセラレータは、ARMベースライン上で最大17.5倍のレイテンシと94%の省エネを実現しています。 この作業により、エッジデバイス上での実用的なニューロモーフィックコンピューティングが可能になり、脳に似た学習と現実世界のデプロイメントのギャップを埋める。
  論文  参考訳（メタデータ） (2025-06-23T11:35:20Z)
• Enhancing Dropout-based Bayesian Neural Networks with Multi-Exit on FPGA [20.629635991749808]
  本稿では,フィールドプログラマブルゲートアレイ(FPGA)ベースのアクセラレータを効率よく生成するアルゴリズムとハードウェアの共同設計フレームワークを提案する。 アルゴリズムレベルでは、計算とメモリのオーバーヘッドを低減した、新しいマルチエグジット・ドロップアウトベースのベイズNNを提案する。 ハードウェアレベルでは,提案する効率的なベイズNNのためのFPGAベースのアクセラレータを生成するための変換フレームワークを提案する。
  論文  参考訳（メタデータ） (2024-06-20T17:08:42Z)
• Spiker+: a framework for the generation of efficient Spiking Neural Networks FPGA accelerators for inference at the edge [49.42371633618761]
  Spiker+はFPGA上で、エッジでの推論のために効率よく、低消費電力で、低領域でカスタマイズされたSpking Neural Networks(SNN)アクセラレータを生成するためのフレームワークである。 Spiker+ は MNIST と Spiking Heidelberg Digits (SHD) の2つのベンチマークデータセットでテストされている。
  論文  参考訳（メタデータ） (2024-01-02T10:42:42Z)
• Exploiting FPGA Capabilities for Accelerated Biomedical Computing [0.0]
  本研究では、フィールドプログラマブルゲートアレイ(FPGA)を用いたECG信号解析のための高度なニューラルネットワークアーキテクチャを提案する。 我々は、トレーニングと検証にMIT-BIH Arrhythmia Databaseを使用し、堅牢性を改善するためにガウスノイズを導入した。 この研究は最終的に、様々なアプリケーションのためのFPGA上でのニューラルネットワーク性能を最適化するためのガイドを提供する。
  論文  参考訳（メタデータ） (2023-07-16T01:20:17Z)
• Reconfigurable Distributed FPGA Cluster Design for Deep Learning Accelerators [59.11160990637615]
  エッジコンピューティングアプリケーション用に設計された低消費電力組み込みFPGAに基づく分散システムを提案する。 提案システムは,様々なニューラルネットワーク(NN)モデルを同時に実行し,パイプライン構造にグラフを配置し,NNグラフの最も計算集約的な層により大きなリソースを手動で割り当てる。
  論文  参考訳（メタデータ） (2023-05-24T16:08:55Z)
• FireFly: A High-Throughput Hardware Accelerator for Spiking Neural Networks with Efficient DSP and Memory Optimization [6.966706170499345]
  スパイキングニューラルネットワーク(SNN)は、強い生物学的解釈性と高エネルギー効率のために広く利用されている。 フィールドプログラマブルゲートアレイ(FPGA)のためのほとんどのSNNハードウェア実装は、演算やメモリ効率の要求を満たすことができない。 発火ニューロンから発生するスパイクをオンザフライ(FireFly)で処理できるFPGAアクセラレータを提案する。
  論文  参考訳（メタデータ） (2023-01-05T04:28:07Z)
• LL-GNN: Low Latency Graph Neural Networks on FPGAs for High Energy Physics [45.666822327616046]
  本研究は,粒子検出器のための低グラフニューラルネットワーク(LL-GNN)設計のための新しい再構成可能なアーキテクチャを提案する。 LL-GNNの設計は、洗練されたアルゴリズムが実験データを効率的に処理できるようにすることで、次世代のトリガーシステムを進化させる。
  論文  参考訳（メタデータ） (2022-09-28T12:55:35Z)
• FPGA-optimized Hardware acceleration for Spiking Neural Networks [69.49429223251178]
  本研究は,画像認識タスクに適用したオフライントレーニングによるSNN用ハードウェアアクセラレータの開発について述べる。 この設計はXilinx Artix-7 FPGAをターゲットにしており、利用可能なハードウェアリソースの40%を合計で使用している。 分類時間を3桁に短縮し、ソフトウェアと比較すると精度にわずか4.5%の影響を与えている。
  論文  参考訳（メタデータ） (2022-01-18T13:59:22Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。