論文の概要: Towards Autonomous Accelerator Design: FPGA Accelerator Generation with SECDA

• arxiv url: http://arxiv.org/abs/2606.11117v1
• Date: Tue, 09 Jun 2026 17:14:44 GMT
• ステータス: 翻訳完了
• システム内更新日: 2026-06-10 15:40:58.630916
• Title: Towards Autonomous Accelerator Design: FPGA Accelerator Generation with SECDA
• Title（参考訳）: 自律型加速器設計に向けて:SECDAによるFPGA加速器生成
• Authors: Vinamra Sharma, Xingjian Fu, Jude Haris, José Cano,
• Abstract要約: SECDA-DSEは、大規模言語モデルをSECDAエコシステムに統合し、設計空間探索をガイドするフレームワークである。 これは、FPGAハードウェア上で正常に合成および実行されるSECDA準拠のアクセラレータ設計を生成する。
• 参考スコア（独自算出の注目度）: 0.5133143243716792
• License: http://creativecommons.org/licenses/by-nc-sa/4.0/
• Abstract: Designing FPGA-based accelerators for modern artificial intelligence workloads requires exploring a large and complex hardware design space that involves architectural parameters, data flow strategies, and memory hierarchies, making the process very time consuming. While existing methodologies such as SECDA enable rapid hardware-software co-design through SystemC simulation and FPGA execution, identifying efficient accelerator configurations remains a largely manual process requiring extensive domain knowledge. SECDA-DSE is a framework that integrates Large Language Models (LLMs) into the SECDA ecosystem to guide design space exploration (DSE) of FPGA-based accelerators. It combines a structured DSE Explorer for generating candidate architectures with an LLM Stack that performs reasoning-guided exploration using retrieval-augmented generation and chain-of-thought prompting, coupled with a feedback loop for iterative and reinforced refinement. Building on our previous work introducing SECDA-DSE, this paper extends its evaluation by generating three accelerator designs, including element-wise vector multiplication, 2D convolution, and matrix transpose, and performing end-to-end execution on FPGA hardware. The results show that SECDA-DSE can generate SECDA-compliant accelerator designs that are successfully synthesized and executed on FPGA hardware. Furthermore, the generated designs capture kernel-specific trade-offs between compute parallelism and data movement, highlighting the potential of LLM-guided exploration to adapt architectural configurations across diverse workloads while reducing exploration time and the need for extensive human expertise.
• Abstract（参考訳）: 最新の人工知能ワークロードのためにFPGAベースのアクセラレータを設計するには、アーキテクチャパラメータ、データフロー戦略、メモリ階層を含む、大規模で複雑なハードウェア設計スペースを探索する必要がある。 SECDAのような既存の方法論は、SystemCシミュレーションとFPGA実行によるハードウェアとソフトウェアの迅速な共同設計を可能にするが、効率的な加速器構成の特定は、ドメイン知識の広い手作業で行われている。 SECDA-DSEは、大規模言語モデル(LLM)をSECDAエコシステムに統合し、FPGAベースのアクセラレータの設計空間探索(DSE)をガイドするフレームワークである。 候補アーキテクチャを生成するための構造化されたDSEエクスプローラーとLLMスタックを組み合わせることで、検索拡張生成とチェーン・オブ・シークレットプロンプトを使用して推論誘導探索を行い、反復的で強化された洗練のためのフィードバックループと組み合わせる。 本稿では,従来のSECDA-DSE導入の成果に基づいて,要素ワイドベクトル乗算,2次元畳み込み,行列変換といった3つのアクセラレーション設計を作成し,FPGAハードウェア上でエンドツーエンド実行を行うことにより,その評価を拡大する。 その結果、SECDA-DSEは、FPGAハードウェア上で正常に合成および実行されたSECDA準拠のアクセラレータ設計を生成できることが示唆された。 さらに、生成された設計は、計算並列性とデータ移動の間のカーネル固有のトレードオフを捉え、LLMガイドによる探索の可能性を強調し、さまざまなワークロードにまたがってアーキテクチャ構成を適用すると同時に、探索時間と広範な人間の専門知識の必要性を低減している。

関連論文リスト

• AutoVecCoder: Teaching LLMs to Generate Explicitly Vectorized Code [69.84692701646769]
  AutoVecCoderは、大規模言語モデルに自動明示的ベクトル化機能を持たせるために設計された新しいフレームワークである。 自動データ合成パイプラインであるVecPromptは、ドメイン固有の固有の知識を注入する。 強化学習フレームワークであるVecRLは、コード生成と実行効率を一致させる。 このフレームワークでトレーニングされたAutoVecCoder-8Bは、SimdBenchのSSEおよびAVXサブセット上で最先端のパフォーマンスを達成する。
  論文  参考訳（メタデータ） (2026-05-18T07:33:15Z)
• LLM-Driven Design Space Exploration of FPGA-based Accelerators [0.5133143243716792]
  SECDA-DSEは、FPGAベースのアクセラレータの設計空間探索を自動化するために、大規模言語モデルをSECDAエコシステムに統合するフレームワークである。 生成した加速器設計の高次合成に基づく評価により、SECDA-DSEの実現可能性を示す。
  論文  参考訳（メタデータ） (2026-05-07T09:29:59Z)
• Architectural Design and Performance Analysis of FPGA based AI Accelerators: A Comprehensive Review [0.7874708385247353]
  ディープラーニング(DL)は、急速に発展する先進技術である。 本稿では,DLのハードウェアレベルの最適化について述べる。 これは最先端のFPGAベースのニューラルネットワークアクセラレータの概要を提供する。
  論文  参考訳（メタデータ） (2026-02-25T17:53:35Z)
• Enhancing Dropout-based Bayesian Neural Networks with Multi-Exit on FPGA [20.629635991749808]
  本稿では,フィールドプログラマブルゲートアレイ(FPGA)ベースのアクセラレータを効率よく生成するアルゴリズムとハードウェアの共同設計フレームワークを提案する。 アルゴリズムレベルでは、計算とメモリのオーバーヘッドを低減した、新しいマルチエグジット・ドロップアウトベースのベイズNNを提案する。 ハードウェアレベルでは,提案する効率的なベイズNNのためのFPGAベースのアクセラレータを生成するための変換フレームワークを提案する。
  論文  参考訳（メタデータ） (2024-06-20T17:08:42Z)
• SATAY: A Streaming Architecture Toolflow for Accelerating YOLO Models on FPGA Devices [48.47320494918925]
  この作業は、超低レイテンシアプリケーションのために、最先端のオブジェクト検出モデルをFPGAデバイスにデプロイする際の課題に対処する。 YOLOアクセラレータにはストリーミングアーキテクチャ設計を採用しており、チップ上で完全なモデルを深くパイプライン化して実装しています。 データフロー方式でYOLOモデルの動作をサポートする新しいハードウェアコンポーネントを導入し、オンチップメモリリソースの制限に対処するために、オフチップメモリバッファリングを導入する。
  論文  参考訳（メタデータ） (2023-09-04T13:15:01Z)
• Exploiting FPGA Capabilities for Accelerated Biomedical Computing [0.0]
  本研究では、フィールドプログラマブルゲートアレイ(FPGA)を用いたECG信号解析のための高度なニューラルネットワークアーキテクチャを提案する。 我々は、トレーニングと検証にMIT-BIH Arrhythmia Databaseを使用し、堅牢性を改善するためにガウスノイズを導入した。 この研究は最終的に、様々なアプリケーションのためのFPGA上でのニューラルネットワーク性能を最適化するためのガイドを提供する。
  論文  参考訳（メタデータ） (2023-07-16T01:20:17Z)
• Reconfigurable Distributed FPGA Cluster Design for Deep Learning Accelerators [59.11160990637615]
  エッジコンピューティングアプリケーション用に設計された低消費電力組み込みFPGAに基づく分散システムを提案する。 提案システムは,様々なニューラルネットワーク(NN)モデルを同時に実行し,パイプライン構造にグラフを配置し,NNグラフの最も計算集約的な層により大きなリソースを手動で割り当てる。
  論文  参考訳（メタデータ） (2023-05-24T16:08:55Z)
• LL-GNN: Low Latency Graph Neural Networks on FPGAs for High Energy Physics [45.666822327616046]
  本研究は,粒子検出器のための低グラフニューラルネットワーク(LL-GNN)設計のための新しい再構成可能なアーキテクチャを提案する。 LL-GNNの設計は、洗練されたアルゴリズムが実験データを効率的に処理できるようにすることで、次世代のトリガーシステムを進化させる。
  論文  参考訳（メタデータ） (2022-09-28T12:55:35Z)
• N3H-Core: Neuron-designed Neural Network Accelerator via FPGA-based Heterogeneous Computing Cores [26.38812379700231]
  FPGAを用いたニューラルネットワーク高速化のための異種計算システムを開発した。 提案するアクセラレータは、DSPとLUTをベースとしたGEMM(GEneral Matrix-Multiplication)コンピューティングコアで構成されている。 我々の設計では、最新のMix&Match設計よりも遅延が1.12-1.32x削減され、推論精度が向上した。
  論文  参考訳（メタデータ） (2021-12-15T15:12:00Z)
• SECDA: Efficient Hardware/Software Co-Design of FPGA-based DNN Accelerators for Edge Inference [0.0]
  本稿では,FPGAを用いたエッジデバイス上でのDeep Neural Networks (DNN) 推論アクセラレータの設計時間を短縮するハードウェア/ソフトウェア共同設計手法であるSECDAを提案する。 SECDAを用いて、エッジFPGAを含むプラットフォームであるPYNQ-Z1基板上で、2つの異なるDNNアクセラレータ設計を効率的に開発する。 我々は,4つの一般的なDNNモデルを用いた2つの加速器設計を評価し,CPUのみの推論よりもエネルギー消費を2.9$times$で3.5$times$までのモデルで平均性能を向上した。
  論文  参考訳（メタデータ） (2021-10-01T15:20:29Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。