論文の概要: A3C3: AI Algorithm and Accelerator Co-design, Co-search, and Co-generation

• arxiv url: http://arxiv.org/abs/2606.20869v1
• Date: Thu, 18 Jun 2026 19:01:45 GMT
• ステータス: 翻訳完了
• システム内更新日: 2026-06-26 12:23:47.348724
• Title: A3C3: AI Algorithm and Accelerator Co-design, Co-search, and Co-generation
• Title（参考訳）: A3C3:AIアルゴリズムとアクセラレータの共同設計、共同研究、共同生成
• Authors: Selin Yildirim, Yingbing Huang, Deming Chen,
• Abstract要約: 人工知能アルゴリズムと加速器の共同設計、共同研究、共同生成のための総合的方法論(A3C3)を提案する。 A3C3はアルゴリズム設計空間と加速器設計空間の両方をパラメータ化し、それらを共同で探索することで、モデル-加速器ペアの自動生成を可能にする。 この記事では、Sudeep Pasricha氏とMuhammad Shafique氏が編集したHandbook of Embedded Machine Learningの書籍の章を紹介する。
• 参考スコア（独自算出の注目度）: 8.974255427290645
• License: http://creativecommons.org/licenses/by/4.0/
• Abstract: We present a holistic methodology for artificial intelligence algorithm and accelerator co-design, co-search, and co-generation (A3C3), which jointly optimizes neural network architectures and their hardware implementations to address the inefficiencies of traditional top-down AI system design flows. Conventional AI deployment often treats model design and hardware mapping as separate stages: an algorithm is first developed for accuracy, and only afterward adapted to meet latency, throughput, energy, or resource constraints. This separation can lead to suboptimal systems, particularly as modern AI workloads become increasingly heterogeneous, memory-intensive, and platform-dependent. A3C3 instead parameterizes both algorithmic and accelerator design spaces and searches them jointly, enabling the automatic generation of model-accelerator pairs that better balance accuracy, latency, throughput, energy efficiency, and hardware utilization. This article is a book chapter of the Handbook of Embedded Machine Learning, edited by Sudeep Pasricha and Muhammad Shafique, Springer Nature.
• Abstract（参考訳）: 我々は、ニューラルネットワークアーキテクチャとそのハードウェア実装を協調的に最適化し、従来のトップダウンのAIシステム設計フローの非効率に対処する、人工知能アルゴリズムとアクセラレーターの共同設計、共同研究、共同生成(A3C3)のための総合方法論を提案する。 従来のAIデプロイメントでは、モデル設計とハードウェアマッピングを別々のステージとして扱うことが多い。 この分離は、特に最近のAIワークロードがますます異質化され、メモリ集約化され、プラットフォームに依存しているため、亜最適システムにつながる可能性がある。 A3C3はアルゴリズムとアクセラレータの両方の設計空間をパラメータ化し、それらを共同で検索することで、精度、レイテンシ、スループット、エネルギー効率、ハードウェア利用のバランスを改善するモデル加速器ペアの自動生成を可能にする。 この記事では、Sudeep Pasricha氏とMuhammad Shafique氏が編集したHandbook of Embedded Machine Learningの書籍の章を紹介する。

関連論文リスト

• GENIAL: Generative Design Space Exploration via Network Inversion for Low Power Algorithmic Logic Units [4.148469311862123]
  本稿では,算術単位の自動生成と最適化のための機械学習ベースのフレームワークを提案する。 ジェネリックの中核はトランスフォーマーベースのサロゲートモデルであり、2つの段階で訓練されている。 大規模なデータセットの実験では、ジェネリックは他の方法よりも一貫してサンプリング効率が高いことが示されている。
  論文  参考訳（メタデータ） (2025-07-25T06:34:59Z)
• Efficient Implementation of LinearUCB through Algorithmic Improvements and Vector Computing Acceleration for Embedded Learning Systems [0.10470286407954035]
  本稿では,リソース制約の組込みデバイスに2つのLinearUCBコンテキスト帯域アルゴリズムを実装するアルゴリズムとハードウェア技術を提案する。 その結果, 実行時間とエネルギー消費は顕著に改善した。
  論文  参考訳（メタデータ） (2025-01-22T13:39:44Z)
• Two-Timescale Model Caching and Resource Allocation for Edge-Enabled AI-Generated Content Services [55.0337199834612]
  Generative AI(GenAI)は、カスタマイズされたパーソナライズされたAI生成コンテンツ(AIGC)サービスを可能にするトランスフォーメーション技術として登場した。 これらのサービスは数十億のパラメータを持つGenAIモデルの実行を必要とし、リソース制限の無線エッジに重大な障害を生じさせる。 我々は、AIGC品質とレイテンシメトリクスのトレードオフをバランスさせるために、AIGCサービスのジョイントモデルキャッシングとリソースアロケーションの定式化を導入する。
  論文  参考訳（メタデータ） (2024-11-03T07:01:13Z)
• OTOv3: Automatic Architecture-Agnostic Neural Network Training and Compression from Structured Pruning to Erasing Operators [57.145175475579315]
  このトピックは、構造化プルーニングからニューラルアーキテクチャサーチまで、さまざまなテクニックにまたがっている。 第3世代のOTOv3(Noth-Train-Once)を導入する。 我々は,構造化プルーニングとニューラルアーキテクチャ探索におけるOTOv3の有効性を実証した。
  論文  参考訳（メタデータ） (2023-12-15T00:22:55Z)
• Deep learning applied to computational mechanics: A comprehensive review, state of the art, and the classics [77.34726150561087]
  人工知能,特に深層学習(DL)の最近の進歩を概観する。 ハイブリッドおよび純粋機械学習(ML)の手法について論じる。 AIの歴史と限界は、特に古典の誤解や誤解を指摘し、議論され、議論される。
  論文  参考訳（メタデータ） (2022-12-18T02:03:00Z)
• FPGA-optimized Hardware acceleration for Spiking Neural Networks [69.49429223251178]
  本研究は,画像認識タスクに適用したオフライントレーニングによるSNN用ハードウェアアクセラレータの開発について述べる。 この設計はXilinx Artix-7 FPGAをターゲットにしており、利用可能なハードウェアリソースの40%を合計で使用している。 分類時間を3桁に短縮し、ソフトウェアと比較すると精度にわずか4.5%の影響を与えている。
  論文  参考訳（メタデータ） (2022-01-18T13:59:22Z)
• N3H-Core: Neuron-designed Neural Network Accelerator via FPGA-based Heterogeneous Computing Cores [26.38812379700231]
  FPGAを用いたニューラルネットワーク高速化のための異種計算システムを開発した。 提案するアクセラレータは、DSPとLUTをベースとしたGEMM(GEneral Matrix-Multiplication)コンピューティングコアで構成されている。 我々の設計では、最新のMix&Match設計よりも遅延が1.12-1.32x削減され、推論精度が向上した。
  論文  参考訳（メタデータ） (2021-12-15T15:12:00Z)
• 3U-EdgeAI: Ultra-Low Memory Training, Ultra-Low BitwidthQuantization, and Ultra-Low Latency Acceleration [8.419854797930668]
  エッジ上のディープニューラルネットワーク(DNN)ベースのAIアプリケーションは、低コストのコンピューティングプラットフォームと高品質なサービスの両方を必要とする。 本稿では、トレーニング、量子化、加速器設計の重要性を強調し、エッジ上のAI分野におけるさらなる研究のブレークスルーを求める。
  論文  参考訳（メタデータ） (2021-05-11T03:22:30Z)
• Reconfigurable Intelligent Surface Assisted Mobile Edge Computing with Heterogeneous Learning Tasks [53.1636151439562]
  モバイルエッジコンピューティング(MEC)は、AIアプリケーションに自然なプラットフォームを提供します。 再構成可能なインテリジェントサーフェス(RIS)の助けを借りて、MECで機械学習タスクを実行するインフラストラクチャを提示します。 具体的には,モバイルユーザの送信パワー,基地局のビームフォーミングベクトル,risの位相シフト行列を共同で最適化することにより,参加ユーザの学習誤差を最小化する。
  論文  参考訳（メタデータ） (2020-12-25T07:08:50Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。