論文の概要: The SpiNNaker2 chip: a many-core platform for flexible and scalable brain-inspired computing
- arxiv url: http://arxiv.org/abs/2607.24396v1
- Date: Mon, 27 Jul 2026 13:13:02 GMT
- ステータス: 翻訳完了
- システム内更新日: 2026-07-28 22:34:15.424031
- Title: The SpiNNaker2 chip: a many-core platform for flexible and scalable brain-inspired computing
- Title（参考訳）: SpiNNaker2チップ:フレキシブルでスケーラブルな脳に触発されたコンピューティングのための多コアプラットフォーム
- Abstract要約: SpiNNaker2はディープネットワークとニューロモルフィックコンピューティングのギャップを埋めるチップだ。
ARM M4Fプロセッサと専用アクセラレータを備えた152の処理素子を備える。
ニューロモルフィックおよびディープネットワークワークロードのためのSpiNNaker2チップの性能と効率を実証する。
- 参考スコア（独自算出の注目度）: 3.391400346296088
- License: http://creativecommons.org/licenses/by/4.0/
- Abstract: In deep learning, efficiency gets more and more important to compensate for the ongoing growth in model sizes and applications. Neuromorphic hardware has long been advocated as an upcoming alternative to deep networks, taking inspiration from the brain for achieving unprecedented energy efficiency. However, demonstrations of these gains only recently began to grow in complexity and real-world applicability. With SpiNNaker2, we present a chip that bridges the gap between deep networks and neuromorphic computing and allows for flexible exploration of computing approaches that combine both worlds. It features 152 processing elements equipped with an ARM M4F processor and dedicated accelerators, an extended SpiNNaker routing fabric for scalable event-based communication and a range of external interfaces for system integration, including Gbit Ethernet and an LPDDR4 memory interface. We demonstrate performance and efficiency of the SpiNNaker2 chip for neuromorphic and deep network workloads, as well as novel event-based computing approaches. For deep network workloads, the chip achieves up to 4.5 TOPS in high performance mode and up to 2.7 TOPS/W efficiency in high efficiency mode for INT8 workloads. The chip supports spiking neural networks with >150000 neurons and >1.8 billion synaptic events/s when simulated with a 1 ms time step. Its low baseline power of less than 250 mW allows for efficiency even under varying workload conditions, allowing to explore sparse and event-based modes of computation. All this demonstrates the chip's capabilities as a universal hardware platform for scalable brain-inspired computing and its combinations with mainstream deep network approaches.
- Abstract（参考訳）: ディープラーニングでは、モデルのサイズやアプリケーションの継続的な成長を補うために、効率性がますます重要になる。
ニューロモルフィックハードウェアは、前例のないエネルギー効率を達成するために脳からインスピレーションを得て、ディープ・ネットワークの代替品として長い間主張されてきた。
しかし、これらの成果の実証は、最近になって複雑さと現実の応用可能性の増大を始めたばかりである。
SpiNNaker2では、ディープネットワークとニューロモルフィックコンピューティングのギャップを埋めるチップを提示し、両方の世界を組み合わせたコンピューティングアプローチの柔軟な探索を可能にします。
ARM M4Fプロセッサと専用アクセラレータを備えた152の処理要素、スケーラブルなイベントベースの通信のための拡張されたSpiNNakerルーティングファブリック、Gbit EthernetやLPDDR4メモリインタフェースを含むシステム統合のための様々な外部インターフェースを備える。
ニューロモルフィックおよびディープネットワークワークロードのためのSpiNNaker2チップの性能と効率、および新しいイベントベースのコンピューティングアプローチを示す。
ディープネットワークワークロードでは、パフォーマンスモードで最大4.5 TOPS、INT8ワークロードで最大2.7 TOPS/W効率を達成する。
このチップは、1msの時間ステップでシミュレートすると、150000のニューロンと18億のシナプスイベントでスパイクニューラルネットワークをサポートする。
250mW未満の低ベースラインパワーは、様々なワークロード条件の下でも効率を向上し、スパースモードとイベントベースの計算を探索することができる。
これらすべてが、スケーラブルな脳にインスパイアされたコンピューティングのためのユニバーサルハードウェアプラットフォームとしての機能と、メインストリームのディープネットワークアプローチとの組み合わせを示している。
関連論文リスト
- SuperNeuroMAT: An Efficient Matrix-based Simulator for Spiking Neural Networks [1.7793189224904296]
スパイキングニューラルネットワーク(SNN)は、エネルギー効率の高いAIと脳にインスパイアされたコンピューティングへの有望な経路を提供する。
我々は,オープンソースのスケーラブルで高効率なPythonベースのSNNシミュレータであるSuperNeuroMATを紹介する。
SuperNeuroMATは4つのSNNシミュレータを一貫して上回っている。
論文 参考訳（メタデータ） (2026-08-09T04:54:36Z) - Implementation of high-efficiency, lightweight residual spiking neural network processor based on field-programmable gate arrays [0.49806798459446283]
この研究は、アルゴリズムとハードウェアの共同設計を組み合わせて推論エネルギー効率を最適化する効率的な残留SNN加速器を提案する。
提案プロセッサは,CIFAR-10データセットの分類精度87.11%,画像あたり3.98ms,エネルギー効率183.5FPS/Wを実現している。
論文 参考訳（メタデータ） (2025-12-09T02:08:46Z) - CMOS Implementation of Field Programmable Spiking Neural Network for Hardware Reservoir Computing [0.0]
Deep Neural Networks(DNN)やLarge Language Models(LLM)といった大規模ニューラルネットワークは、高消費電力、領域要件、プライバシに関する懸念から、エッジアプリケーションへの実践的なデプロイに挑戦する。
本研究は、ハードウェア貯水池コンピューティングのためのCMOS実装フィールドプログラマブルニューラルネットワークアーキテクチャを提案する。
論文 参考訳（メタデータ） (2025-09-22T05:19:46Z) - Neuromorphic Wireless Split Computing with Multi-Level Spikes [69.73249913506042]
ニューロモルフィックコンピューティングは、スパイキングニューラルネットワーク(SNN)を使用して推論タスクを実行する。
スパイクニューロン間で交換される各スパイクに小さなペイロードを埋め込むことで、エネルギー消費を増大させることなく推論精度を高めることができる。
分割コンピューティング — SNNを2つのデバイスに分割する — は、有望なソリューションだ。
本稿では,マルチレベルSNNを用いたニューロモルフィック無線分割コンピューティングアーキテクチャの総合的研究について述べる。
論文 参考訳（メタデータ） (2024-11-07T14:08:35Z) - Analog Spiking Neuron in CMOS 28 nm Towards Large-Scale Neuromorphic Processors [0.8426358786287627]
本研究では,TSMCの28nmCMOS技術を用いた低消費電力Leaky Integrate- and-Fireニューロンの設計を提案する。
製造されたニューロンは1.61 fJ/スパイクを消費し、34$mu m2$の活性領域を占有し、最大スパイク周波数は250mVで300kHzである。
論文 参考訳（メタデータ） (2024-08-14T17:51:20Z) - Fully Spiking Actor Network with Intra-layer Connections for
Reinforcement Learning [51.386945803485084]
エージェントが制御する多次元決定論的ポリシーを学習する必要があるタスクに焦点をあてる。
既存のスパイクベースのRL法は、SNNの出力として発火率を取り、完全に接続された層を通して連続的なアクション空間(つまり決定論的なポリシー)を表すように変換する。
浮動小数点行列操作を伴わない完全にスパイクするアクターネットワークを開発するため,昆虫に見られる非スパイク介在ニューロンからインスピレーションを得た。
論文 参考訳（メタデータ） (2024-01-09T07:31:34Z) - Spiker+: a framework for the generation of efficient Spiking Neural
Networks FPGA accelerators for inference at the edge [49.42371633618761]
Spiker+はFPGA上で、エッジでの推論のために効率よく、低消費電力で、低領域でカスタマイズされたSpking Neural Networks(SNN)アクセラレータを生成するためのフレームワークである。
Spiker+ は MNIST と Spiking Heidelberg Digits (SHD) の2つのベンチマークデータセットでテストされている。
論文 参考訳（メタデータ） (2024-01-02T10:42:42Z) - SpikingJelly: An open-source machine learning infrastructure platform
for spike-based intelligence [51.6943465041708]
スパイキングニューラルネットワーク(SNN)は、高エネルギー効率のニューロモルフィックチップに脳にインスパイアされたインテリジェンスを実現することを目的としている。
我々は、ニューロモルフィックデータセットの事前処理、深層SNNの構築、パラメータの最適化、およびニューロモルフィックチップへのSNNのデプロイのためのフルスタックツールキットをコントリビュートする。
論文 参考訳（メタデータ） (2023-10-25T13:15:17Z) - FireFly: A High-Throughput Hardware Accelerator for Spiking Neural
Networks with Efficient DSP and Memory Optimization [6.966706170499345]
スパイキングニューラルネットワーク(SNN)は、強い生物学的解釈性と高エネルギー効率のために広く利用されている。
フィールドプログラマブルゲートアレイ(FPGA)のためのほとんどのSNNハードウェア実装は、演算やメモリ効率の要求を満たすことができない。
発火ニューロンから発生するスパイクをオンザフライ(FireFly)で処理できるFPGAアクセラレータを提案する。
論文 参考訳（メタデータ） (2023-01-05T04:28:07Z) - Dynamic Split Computing for Efficient Deep Edge Intelligence [78.4233915447056]
通信チャネルの状態に基づいて最適な分割位置を動的に選択する動的分割計算を導入する。
本研究では,データレートとサーバ負荷が時間とともに変化するエッジコンピューティング環境において,動的スプリットコンピューティングが高速な推論を実現することを示す。
論文 参考訳（メタデータ） (2022-05-23T12:35:18Z) - FPGA-optimized Hardware acceleration for Spiking Neural Networks [69.49429223251178]
本研究は,画像認識タスクに適用したオフライントレーニングによるSNN用ハードウェアアクセラレータの開発について述べる。
この設計はXilinx Artix-7 FPGAをターゲットにしており、利用可能なハードウェアリソースの40%を合計で使用している。
分類時間を3桁に短縮し、ソフトウェアと比較すると精度にわずか4.5%の影響を与えている。
論文 参考訳（メタデータ） (2022-01-18T13:59:22Z) - A Spiking Neural Network for Image Segmentation [3.4998703934432682]
我々は,深層ニューラルネットワーク(ANN)アーキテクチャのU-Netを,Nengoフレームワークを用いたスパイキングニューラルネットワーク(SNN)アーキテクチャに変換する。
レートベースモデルとスパイクベースモデルの両方がトレーニングされ、パフォーマンスとパワーのベンチマークに最適化されている。
Intel Loihiのニューロモルフィックチップのニューロモルフィック実装は、従来のハードウェアよりも2倍エネルギー効率が高い。
論文 参考訳（メタデータ） (2021-06-16T16:23:18Z)
関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。
指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。