論文の概要: Hardware-efficient erasure-error detection with an integer fluxonium
- arxiv url: http://arxiv.org/abs/2607.27123v1
- Date: Wed, 29 Jul 2026 16:49:25 GMT
- ステータス: 翻訳完了
- システム内更新日: 2026-07-30 21:06:25.74639
- Title: Hardware-efficient erasure-error detection with an integer fluxonium
- Title（参考訳）: 整数フラクトロニウムを用いたハードウェア効率の消去誤差検出
- Abstract要約: 消去エラー検出は、エラーイベントの時間と位置を明らかにすることによって、量子エラー訂正の効率を向上させることができる。
単一整数フラクトロニウムにおける消去変換と中間回路消去検出を実証する。
- 参考スコア（独自算出の注目度）: 0.40679396090695324
- License: http://arxiv.org/licenses/nonexclusive-distrib/1.0/
- Abstract: Erasure-error detection can improve the efficiency of quantum error correction by revealing the times and locations of their error events. In this work, we demonstrate erasure conversions and mid-circuit erasure detections in a single integer fluxonium, in which the states $\mathrm{|g\rangle, |f\rangle}$ encode the logical states and $\mathrm{|e\rangle}$ encodes the erasure state. The integer fluxonium suppresses direct $|\mathrm{f} \rangle \rightarrow |\mathrm{g} \rangle$ transitions and allows the dominant $|\mathrm{f} \rangle \rightarrow |\mathrm{e}\rangle$ transitions to be converted into detectable erasures. Furthermore, we identified a design space that nullifies the resonant-frequency shift between the two logical states, enabling ancilla-free mid-circuit erasure checks using the same resonator employed for final readout. By discarding the detected erasure events, we achieved an 8.4-fold increase in the $|\mathrm{f}\rangle$ state lifetime, a 1.38-fold increase in the Hahn-echo time, and a reduction of single-qubit gate error from 0.061(2)% to 0.030(5)%. Our results establish integer fluxonium as a hardware-efficient platform for erasure-error detection and conversion, while identifying the improvements required to realize an effective erasure qubit with high erasure bias.
- Abstract（参考訳）: 消去エラー検出は、エラーイベントの時間と位置を明らかにすることによって、量子エラー訂正の効率を向上させることができる。
本研究では, 1 つの整数フラクトロニウムにおいて, 論理状態が $\mathrm{|g\rangle, |f\rangle}$ で, 消去状態が $\mathrm{|e\rangle}$ でエンコードされるような消去変換と中間回路消去検出を実演する。
整数フラキソニウムは直接$|\mathrm{f} \rangle \rightarrow |\mathrm{g} \rangle$遷移を抑制し、支配的な$|\mathrm{f} \rangle \rightarrow |\mathrm{e}\rangle$遷移を検出可能な消去に変換する。
さらに,2つの論理状態間の共振周波数シフトを無効にし,最終的な読み出しに使用する共振器を用いてアンシラフリーの中間回路消去チェックを可能にする設計空間を同定した。
検出した消去事象を破棄することにより,|\mathrm{f}\rangle$状態寿命の8.4倍,Hahn-echo時間の1.38倍,単一ビットゲート誤差の0.061(2)%から0.030(5)%に低減した。
その結果, 消去誤差検出および変換のためのハードウェア効率のよいプラットフォームとして整数フラクトロニウムが確立され, 消去バイアスの高い効率的な消去量子ビットの実現に必要な改善が確認された。
関連論文リスト
- Constrained Online Learning with Noisy Constraint Values [55.29259818039367]
一般的な実現可能性の下では、我々のLEDGERアルゴリズムは、期待される損失$O(sqrt T)と期待される予算違反$O(sqrtTlog(eT))を達成します。
スレーター条件、フィードバックチャネル間の独立性、絶対的制約値境界は不要である。
論文 参考訳（メタデータ） (2026-09-07T01:38:41Z) - The Gain-Engineered Transmon [68.89136228609398]
標準的なトランスモン・リードアウト共振器回路において,ノイズバイアス量子ビットを導入し,実験的に実現する。
本システムは,ハードウェア効率のよい量子エラー検出と修正手法のための単純なビルディングブロックとして利用するための道を開く。
論文 参考訳（メタデータ） (2026-08-26T17:00:42Z) - Erasure surface code circuit without mid-circuit erasure checks [2.1564237522129335]
本研究では,歩行面符号の時間反転であるムーンウォーキング面符号をゼロオーバーヘッド回路として導入し,リークや消去の処理に優れる。
リーク量子ビットが2量子ゲートをスキップした場合に3状態測定と組み合わせることで、消去のような論理誤差率のスケーリングが可能となることを示す。
我々のデコーダは分岐とバウンドのアルゴリズムに基づいており、スキップゲートの漏洩量子ビット効果のノイズ構造を具体化している。
論文 参考訳（メタデータ） (2026-07-31T14:08:54Z) - Fast, High-Fidelity Erasure Detection of Dual-Rail Qubits with Symmetrically Coupled Readout [28.325053893714635]
消去量子ビットは、ハードウェア効率のよい量子エラー補正を実装するための有望なプラットフォームである。
デュアルレールキュービットの両トランスモンに分散・対称結合した単一リードアウト共振器からなるハードウェア効率の高い回路による消去検出を実現する。
我々は、消去検出によって引き起こされる1ゲート当たり7.2倍の10-5$の誤差を1倍の10-5$の誤差で達成する。
論文 参考訳（メタデータ） (2026-04-17T17:54:23Z) - Proposal for erasure conversion in integer fluxonium qubits [12.858099495961673]
整数フラクトロニウム量子ビット(IFQ)における$|erangle-|frangle$および$|grangle-|frangle$ qubitsの消去変換スキームを提案する。
本稿では,分散読み出しに基づく消去変換プロトコルについて考察する。
論文 参考訳（メタデータ） (2026-03-22T01:33:48Z) - A biased-erasure cavity qubit with hardware-efficient quantum error detection [19.031335768368475]
消去量子ビットは、その緩和しきい値要求のために量子誤差の補正に有用である。
単一マイクロ波キャビティの真空および2光子フォック状態に符号化されたハードウェア効率の偏光量子ビットを実現する。
論文 参考訳（メタデータ） (2026-01-29T12:19:59Z) - Converting qubit relaxation into erasures with a single fluxonium [14.396916509257132]
主に消去エラーを経験するビットは、フォールトトレラントな操作に対して明確な利点をもたらす。
ゼロフラックスで動作する単一フラッソニウムの消去変換を実現し,その論理状態を0-2サブ空間に符号化する。
非消去結果の選択後、論理寿命は193ドルから869ドルへと4倍以上に増加する。
論文 参考訳（メタデータ） (2026-01-16T08:39:04Z) - High-fidelity gates in a transmon using bath engineering for passive leakage reset [65.46249968484794]
漏洩(Leakage)は、計算に使われない状態の占有であり、量子エラー訂正において最も破壊的なエラーの1つである。
トランスモン中の漏れ状態の寿命を3桁に短縮する装置を実証する。
論文 参考訳（メタデータ） (2024-11-06T18:28:49Z) - Fast Flux-Activated Leakage Reduction for Superconducting Quantum
Circuits [84.60542868688235]
量子ビット実装のマルチレベル構造から生じる計算部分空間から漏れること。
パラメトリックフラックス変調を用いた超伝導量子ビットの資源効率向上のためのユニバーサルリーク低減ユニットを提案する。
繰り返し重み付け安定化器測定におけるリーク低減ユニットの使用により,検出されたエラーの総数を,スケーラブルな方法で削減できることを実証した。
論文 参考訳（メタデータ） (2023-09-13T16:21:32Z) - Demonstrating a long-coherence dual-rail erasure qubit using tunable transmons [59.63080344946083]
共振結合された一対のトランスモンからなる「デュアルレール量子ビット」が高コヒーレントな消去量子ビットを形成することを示す。
我々は、チェック毎に0.1%$ dephasingエラーを導入しながら、消去エラーの中間回路検出を実演する。
この研究は、ハードウェア効率の量子誤り訂正のための魅力的なビルディングブロックとして、トランスモンベースのデュアルレールキュービットを確立する。
論文 参考訳（メタデータ） (2023-07-17T18:00:01Z) - Fault-tolerant parity readout on a shuttling-based trapped-ion quantum
computer [64.47265213752996]
耐故障性ウェイト4パリティチェック測定方式を実験的に実証した。
フラグ条件パリティ測定の単発忠実度は93.2(2)%である。
このスキームは、安定化器量子誤り訂正プロトコルの幅広いクラスにおいて必須な構成要素である。
論文 参考訳（メタデータ） (2021-07-13T20:08:04Z)
関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。
指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。