論文の概要: Void-Free Through-Glass Vias for Multilayer Surface-Electrode Ion Traps

• arxiv url: http://arxiv.org/abs/2610.19736v1
• Date: Wed, 14 Oct 2026 07:57:09 GMT
• ステータス: 翻訳完了
• システム内更新日: 2026-10-15 21:06:16.026204
• Title: Void-Free Through-Glass Vias for Multilayer Surface-Electrode Ion Traps
• Title（参考訳）: 多層表面電極イオントラップ用ボイドフリースルーガラスヴァイア
• Abstract要約: 基板間配線は表面電極イオントラップ(SEIT)のスケーリングの鍵となる技術である ボイドフリースルーグラススルー(TGV)を用いた溶融シリカ基板上に作製したSEITを実演する。 提案技術は, ボイドフリーTGVを内包した溶融シリカ上での, 完全一体型多層膜SEITを示すものである。
• 参考スコア（独自算出の注目度）: 0.0
• License: http://arxiv.org/licenses/nonexclusive-distrib/1.0/
• Abstract: Through-substrate interconnects are a key technology for scaling surface-electrode ion traps (SEITs) toward large electrode counts and complex architectures. Dielectric substrates such as fused silica offer superior RF performance compared to silicon, but the reliable fabrication of void-free through-glass vias (TGVs) remains challenging. In this work, we demonstrate a SEIT fabricated on a fused silica substrate incorporating TGVs. The via-holes are formed using Selective Laser-Induced Etching and subsequently metallized with gold by electroplating. A patent-pending geometry-assisted bottom-up plating approach enables void-free filling using constant-current electroplating without electrolyte additives or pulsed deposition schemes. Electrical characterization across multiple wafers confirms a TGV-level yield above 98.8 %, demonstrating the robustness and reproducibility of the developed TGV technology. The TGVs are combined with multilayer SEIT fabrication, enabling vertical signal routing to all electrodes while maintaining an unaffected trapping surface without wire bonds. To interface the trap with external control electronics, a glass interposer providing signal fan-out to a larger pitch is designed and fabricated. The trap chip and the interposer are integrated using thermocompression bonding, forming a compact chip-to-chip assembly. The presented technology demonstrates the first fully integrated multilayer SEIT on fused silica incorporating void-free TGVs.
• Abstract（参考訳）: 基板間配線は、表面電界イオントラップ(SEIT)を大きな電極数や複雑な構造に拡張するための鍵となる技術である。 溶融シリカなどの誘電体基板はシリコンに比べてRF性能が優れているが, ボイドフリースルーグラス(TGV)の信頼性は高い。 本研究では,TGVを内包した溶融シリカ基板上に作製したSEITを実演する。 これらの貫通孔は選択レーザー誘起エッチングにより形成され、その後電気めっきにより金で金属化する。 特許を付与する幾何学支援ボトムアップめっき法では、電解質添加物やパルス沈着スキームを使わずに、一定電流の電気めっきを用いてヴォイドフリー充填が可能となる。 複数のウエハの電気的特性は、TGVレベルの収率が98.8%以上であることを確認し、開発したTGV技術の堅牢性と再現性を示す。 TGVは多層SEIT製造と組み合わせられ、すべての電極への垂直信号ルーティングが可能であり、ワイヤーボンドを使わずに未影響のトラップ面を維持することができる。 トラップを外部制御エレクトロニクスと接続するために、より大きなピッチに信号ファンアウトを提供するガラスインターポーザを設計、製造する。 トラップチップとインターポーサは、熱圧縮接合により一体化され、コンパクトチップ対チップアセンブリを形成する。 提案技術は, ボイドフリーTGVを内包した溶融シリカ上での, 完全一体型多層膜SEITを実証するものである。

関連論文リスト

• Soft Electroadhesive Feet for Micro Aerial Robots Perching on Smooth and Curved Surfaces [3.0836821590308428]
  せん断接着が支配的であり, 部分パッド接触で3Nに到達した。 Crazyflieのプロトタイプは、カーブしたジオメトリーを含む滑らかなプラスチック表面への繰り返しの付着と、電圧を除去する際の迅速な剥離を実証する。
  論文  参考訳（メタデータ） (2026-04-10T12:39:21Z)
• Moire-Engineered Ferroelectric Transistors for Nearly Trap-free, Low-Power and Non-Volatile 2D Electronics [2.200824545283625]
  We demonstrate a moire-engineered ferroelectric field-effect transistor (FeFET) using twisted WSe2 bilayers。 この装置は安定した0.10Vの非揮発性メモリウィンドウと高いモビリティを示す。 その結果,超クリーン,低消費電力,非揮発性2Dエレクトロニクスへの実用的かつスケーラブルな経路として,モアレ工学的強誘電性を確立した。
  論文  参考訳（メタデータ） (2025-12-08T22:40:30Z)
• Mapping the positions of Two-Level-Systems on the surface of a superconducting transmon qubit [67.53400883122266]
  超伝導量子コンピュータのコヒーレンスは、寄生性二段階系(TLS)を形成する物質欠陥によって著しく制限される 本稿では,トランスモン量子ビットの表面におけるTLSの個々の位置を決定する手法を提案する。 提案手法は,TLSがデコヒーレンスに最も寄与する臨界回路領域の同定に有用である。
  論文  参考訳（メタデータ） (2025-11-07T15:52:53Z)
• Josephson Field Effect Transistors with InAs on Insulator and High Permittivity Gate Dielectrics [33.7054351451505]
  InAs on Insulator (InAsOI) は、最近、JJとJoFETのハイブリッド半導体超伝導接合を開発するための有望なプラットフォームとして実証されている。
  論文  参考訳（メタデータ） (2024-12-18T12:14:09Z)
• Ion Trapping with a Laser-written 3D Miniaturized Monolithic Linear Paul Trap for Microcavity Integration [0.0]
  我々は,金でコーティングした溶融シリカを用いた小型モノリシックイオントラップを,高い開口率で提案する。 溶融シリカのブロックからトラップ構造を抽出するために、選択的レーザーエッチングと呼ばれるレーザ書き込み方法を用いる。 完全なモノリシックな構造は、ファブリケーション後のアライメントを不要にする。
  論文  参考訳（メタデータ） (2024-09-08T12:37:14Z)
• Improved Coherence in Optically-Defined Niobium Trilayer Junction Qubits [45.786749852292246]
  ニオブは超伝導装置の運転温度と周波数の上昇の恩恵を受ける。 我々は、光学リソグラフィーのみを用いて、ニオブ三層接合を再検討し、オールニオブトランスモンを作製する。 電子レンジ領域のデバイスを特徴付け、コヒーレンスタイムを最大622mu$s、平均クビット品質係数を105$以上としています。
  論文  参考訳（メタデータ） (2023-06-09T13:26:13Z)
• Room Temperature Fiber-Coupled single-photon devices based on Colloidal Quantum Dots and SiV centers in Back Excited Nanoantennas [91.6474995587871]
  指向性は、ハイブリッド金属誘電性ブルゼーアンテナで達成される。 ジャガイモ中心に位置するサブ波長の穴にエミッタを配置することで、バック励起が許される。
  論文  参考訳（メタデータ） (2023-03-19T14:54:56Z)
• Electromagnetically induced transparency in inhomogeneously broadened divacancy defect ensembles in SiC [52.74159341260462]
  電磁誘導透過 (EIT) は、光信号と電子スピンの量子コヒーレンスの間に強く堅牢な相互作用を与える現象である。 この材料プラットフォームにおいても,計測幾何学の慎重に設計した上で,EITを高視認性で確立できることが示される。 本研究は,多層システムにおけるEITの非均一性に対する理解を提供し,半導体の幅広い欠陥に対する考察である。
  論文  参考訳（メタデータ） (2022-03-18T11:22:09Z)
• In-situ bandaged Josephson junctions for superconducting quantum processors [101.18253437732933]
  シャドウ蒸発は、超伝導量子ビット(ジョセフソン接合)の鍵要素をマイクロファブリケートするために一般的に用いられる。 ここでは, サブミクロサイズのジョセフソン接合部と包帯層を単一リソグラフィー工程で作製できる改良されたシャドウ蒸発法を提案する。
  論文  参考訳（メタデータ） (2021-01-05T11:08:09Z)
• Quantum Sensors for Microscopic Tunneling Systems [58.720142291102135]
  トンネル2層系(TLS)は超伝導量子ビットなどのマイクロファブリック量子デバイスにおいて重要である。 本稿では,薄膜として堆積した任意の材料に個々のTLSを特徴付ける手法を提案する。 提案手法は, トンネル欠陥の構造を解明するために, 量子材料分光の道を開く。
  論文  参考訳（メタデータ） (2020-11-29T09:57:50Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。