論文の概要: Engineering Low-Latency, High-Throughput Quantum Decoders on NVIDIA GPUs
- arxiv url: http://arxiv.org/abs/2610.28867v1
- Date: Tue, 20 Oct 2026 19:38:22 GMT
- ステータス: 翻訳完了
- システム内更新日: 2026-10-23 00:40:06.135236
- Title: Engineering Low-Latency, High-Throughput Quantum Decoders on NVIDIA GPUs
- Title（参考訳）: NVIDIA GPU上の低レイテンシ・高速量子デコーダ
- Abstract要約: NVIDIA GPUのための量子エラー補正(QEC)デコーダの設計と最適化を行う。
我々は、最先端のメッセージパッシングアルゴリズムであるRelay belief propagationと、オーダーゼロの順序付き統計処理を組み合わせた。
我々の実装では、バイナリグラフを使用して実行を制御し、収束したサンプルの更新を停止し、未解決のサンプルを後処理のキューに集めています。
- 参考スコア（独自算出の注目度）: 0.05882087655172317
- License: http://arxiv.org/licenses/nonexclusive-distrib/1.0/
- Abstract: We design and optimize a quantum error correction (QEC) decoder for NVIDIA GPUs, combining Relay belief propagation, a state-of-the-art message-passing algorithm, with order-zero ordered statistics post-processing. Our implementation uses CUDA Graphs to control GPU execution, stops updates for converged samples, and collects unresolved samples in queues for post-processing. We optimize sparse traversal through coalesced message accesses, prefetching, and register reuse, and accelerate binary post-processing with warp-level collectives. In addition, mixed FP16-FP32 arithmetic and INT8 quantization reduce message storage and traffic while retaining accuracy using accumulators at higher precision. We evaluate surface, hypergraph product, and bivariate bicycle code workloads on NVIDIA A100 and GH200 data-center GPUs and a commodity RTX 5080. On the bivariate bicycle code at error probability 0.003, INT8 halves amortized decoding time relative to independently tuned FP32 with a negligible logical error rate increase on RTX 5080. With independent syndrome batches submitted back-to-back to concurrent decoder instances, RTX 5080 delivers 91% of GH200's highest measured throughput with an 8.9x shorter median submission-to-correction latency. The combination of performance optimization, mixed precision, INT8 quantization, and concurrent decoder instances opens a path toward QEC decoder clusters built from commodity GPUs.
- Abstract（参考訳）: 我々は、最先端のメッセージパスアルゴリズムであるRelay belief propagationとオーダーゼロオーダーの統計処理を組み合わせた、NVIDIA GPU用の量子エラー補正(QEC)デコーダを設計し、最適化する。
実装ではCUDA Graphsを使用してGPUの実行を制御し、収束したサンプルの更新を停止し、未解決のサンプルを後処理のキューに収集する。
分離されたメッセージアクセス、プリフェッチ、レジスタ再利用によるスパーストラバースを最適化し、ワープレベルの集合体によるバイナリ後処理を高速化する。
さらに、FP16-FP32演算とINT8量子化の混合は、高い精度でアキュムレータを使用して精度を維持しながら、メッセージストレージとトラフィックを減少させる。
NVIDIA A100 と GH200 のデータセンタ GPU およびコモディティ RTX 5080 上で, サーフェス, ハイパーグラフ製品, バイバリケート自転車コードワークロードを評価した。
誤り確率0.003における二変量自転車符号において、INT8は、RTX5080に対して無視可能な論理誤り率の増加を伴う独立調整FP32と比較して、復号化時間を半減する。
独立したシンドロームバッチをコンカレントデコーダインスタンスにバック・ツー・バックで送信することで、RTX 5080は、GH200の最高スループットの91%を、8.9倍の中央値のサブミッション・トゥ・コレクトレイテンシで提供する。
性能最適化、混合精度、INT8量子化、並列デコーダインスタンスの組み合わせは、コモディティGPUから構築されたQECデコーダクラスタへの道を開く。
関連論文リスト
- Hardware Fingerprinting FTQC via Quantum Decoder Timing [10.535958061356368]
この研究は、各デコーダがシンドローム計測と復号ラウンドの処理に要するウォールクロック時間が、物理量子ハードウェア上の新しい、悪用可能なハードウェアサイドチャネルを構成することを示す。
68日間のウィンドウ上で収集された3つのIBM Heronプロセッサからのショット毎のデコーダタイミングを使用することで、デコードタイムの分布だけで、パッシブオブザーバは、ショット毎の検出器とファイリングの分布を再構築することができる。
Googleの105キュービットWilowプロセッサの公開データにインスパイアされたノイズの多いシミュレーションでは、デコーダのタイミングはさらに、チップ上の異なる場所にある9つのサーフェスコードのパッチを81%の精度で区別する。
論文 参考訳（メタデータ） (2026-09-10T19:24:45Z) - High-Throughput Normalized Min-Sum Belief Propagation Decoding for Quantum LDPC Codes with Near-Memory Processing [3.7768601360100647]
リアルタイム量子誤り訂正は、成長するシンドロームのワークロードを処理するために古典的なデコーダを必要とする。
ニアメモリ処理により,高い集約スループットとサブミリ秒の計算遅延が得られることを示す。
論文 参考訳（メタデータ） (2026-08-28T04:13:11Z) - BWTA: Accurate and Efficient Binarized Transformer by Algorithm-Hardware Co-design [71.97035034203275]
バイナライゼーションにおけるゼロ点歪みを解析し,BWTA量子化方式を提案する。
本稿では,Smooth Multi-Stage Quantizationを提案し,レベルワイド・デグラデーション・ストラテジーとMagnitude Alignment Projection Factorを組み合わせた。
実験の結果、BWTAはTransformerベースのモデルに対して、GLUEでは平均3.5%、タスクでは2%未満の精度でフル精度のパフォーマンスにアプローチしていることがわかった。
論文 参考訳（メタデータ） (2026-04-05T04:25:07Z) - GPU-Accelerated Quantum Simulation: Empirical Backend Selection, Gate Fusion, and Adaptive Precision [0.0]
本稿では,GPU加速量子回路シミュレーションフレームワークを提案する。
実証的なバックエンド選択アルゴリズムは、実行時にCuPy、PyTorchCUDA、NumPyのCPUバックエンドをベンチマークする。
ゲート融合エンジンはゲートシーケンスの自動識別により回路深さを低減する。
フォールバック機構はGPUメモリの消費を監視し、リソースの枯渇時にメモリ実行を優雅に低下させる。
論文 参考訳（メタデータ） (2026-04-04T17:46:37Z) - Decoding Correlated Errors in Quantum LDPC Codes [41.04211723135311]
本稿では,回路レベルの雑音下での量子LDPC符号における相関誤差の復号化フレームワークを提案する。
提案手法のコアは、相関検出誤差モデルを変更する干渉法(GARI)のグラフ拡張と再配線である。
FPGA実装の予備的な結果は、この高い精度をリアルタイムに達成でき、デコードインスタンスの99.99%において、平均デコードレイテンシは273 ns、サブマイクロ秒レイテンシは99.99%であることを示している。
論文 参考訳（メタデータ） (2025-10-15T19:59:05Z) - Diversity Methods for Improving Convergence and Accuracy of Quantum Error Correction Decoders Through Hardware Emulation [0.46873264197900916]
本稿では,ソフトウェアモデルの代わりに実際のハードウェアを用いて,量子誤り訂正デコーダの評価を行うハードウェアエミュレータを提案する。
エミュレータは、150MHzで動作する1つのFPGAデバイスで、20日で1013ドルの異なるエラーパターンを探索することができる。
Intel Core i9に128GBのRAMを搭載した最適化されたC++ソフトウェアは、同様の結果を得るのに1年以上かかる。
論文 参考訳（メタデータ） (2025-04-01T20:04:27Z) - Speedy MASt3R [68.47052557089631]
MASt3Rは、DUSt3Rを活用して高速な相互マッチング方式を導入することで、画像マッチングを3Dタスクとして再定義する。
高速MASt3Rは、精度を犠牲にすることなく、推論時間(画像ペアあたり198msから91ms)を54%削減する。
この進歩により、リアルタイムな3D理解が可能になり、複合現実ナビゲーションや大規模3Dシーン再構築といったアプリケーションに恩恵をもたらす。
論文 参考訳（メタデータ） (2025-03-13T03:56:22Z) - Accelerating Error Correction Code Transformers [56.75773430667148]
本稿では,トランスを用いたデコーダの高速化手法を提案する。
最新のハードウェアでは、90%の圧縮比を実現し、算術演算エネルギー消費を少なくとも224倍削減する。
論文 参考訳（メタデータ） (2024-10-08T11:07:55Z) - INR-Arch: A Dataflow Architecture and Compiler for Arbitrary-Order
Gradient Computations in Implicit Neural Representation Processing [66.00729477511219]
計算グラフとして表される関数を考えると、従来のアーキテクチャはn階勾配を効率的に計算する上で困難に直面している。
InR-Archは,n階勾配の計算グラフをハードウェア最適化データフローアーキテクチャに変換するフレームワークである。
1.8-4.8x と 1.5-3.6x の高速化を CPU と GPU のベースラインと比較した結果を示す。
論文 参考訳（メタデータ） (2023-08-11T04:24:39Z) - Quantized Neural Networks for Low-Precision Accumulation with Guaranteed
Overflow Avoidance [68.8204255655161]
本稿では,推定時のアキュムレータの精度を下げる際に,数値オーバーフローを回避する量子化学習アルゴリズムを提案する。
本手法は,浮動小数点点ベースラインに対するモデル精度を維持しつつ,アキュムレータの精度を低減できることを示す。
論文 参考訳（メタデータ） (2023-01-31T02:46:57Z) - Accelerating Training and Inference of Graph Neural Networks with Fast
Sampling and Pipelining [58.10436813430554]
グラフニューラルネットワーク(GNN)のミニバッチトレーニングには、多くの計算とデータ移動が必要である。
我々は,分散マルチGPU環境において,近傍サンプリングを用いたミニバッチトレーニングを行うことを支持する。
本稿では,これらのボトルネックを緩和する一連の改良点について述べる。
また,サンプリングによる推論を支援する実験分析を行い,試験精度が実質的に損なわれていないことを示す。
論文 参考訳（メタデータ） (2021-10-16T02:41:35Z)
関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。
指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。