論文の概要: Towards merged-element transmons using silicon fins: the FinMET
- arxiv url: http://arxiv.org/abs/2108.11519v4
- Date: Fri, 1 Jul 2022 17:16:00 GMT
- ステータス: 処理完了
- システム内更新日: 2023-03-17 05:05:29.708826
- Title: Towards merged-element transmons using silicon fins: the FinMET
- Title（参考訳）: シリコンフィンを用いた融合元素トランスモン:FinMET
- Authors: Aranya Goswami, Anthony P. McFadden, Tongyu Zhao, Hadass S. Inbar,
Jason T. Dong, Ruichen Zhao, Corey Rae McRae, Raymond W. Simmonds,
Christopher J. Palmstr{\o}m, David P. Pappas
- Abstract要約: シリコン (Si) フィンをベースとしたメルト元素トランスモン(MET) デバイスを提案する。
シャドウ蒸着Al電極を用いたSi(110)基板上にSiフィンコンデンサを作製した。
- 参考スコア（独自算出の注目度）: 0.0
- License: http://arxiv.org/licenses/nonexclusive-distrib/1.0/
- Abstract: A merged-element transmon (MET) device, based on silicon (Si) fins, is
proposed and the first steps to form such a "FinMET" are demonstrated. This new
application of fin technology capitalizes on the anisotropic etch of Si(111)
relative to Si(110) to define atomically flat, high aspect ratio Si tunnel
barriers with epitaxial superconductor contacts on the parallel side-wall
surfaces. This process circumvents the challenges associated with the growth of
low-loss insulating barriers on lattice matched superconductors. By
implementing low-loss, intrinsic float-zone Si as the barrier material rather
than commonly used, potentially lossy AlOx, the FinMET is expected to overcome
problems with standard transmons by (1) reducing dielectric losses, (2)
minimizing the formation of two-level system spectral features, (3) exhibiting
greater control over barrier thickness and qubit frequency spread, especially
when combined with commercial fin fabrication and atomic-layer digital etching;
(4) potentially reducing the footprint by several orders of magnitude; and (5)
allowing scalable fabrication. Here, as a first step to making such a device,
the fabrication of Si fin capacitors on Si(110) substrates with
shadow-deposited Al electrodes is demonstrated. These fin capacitors are then
fabricated into lumped element resonator circuits and probed using
low-temperature microwave measurements. Further thinning of silicon junctions
towards the tunneling regime will enable the scalable fabrication of FinMET
devices based on existing silicon technology, while simultaneously avoiding
lossy amorphous dielectrics for the tunnel barriers.
- Abstract（参考訳）: シリコン(Si)フィンをベースとしたメルト元素トランスモン(MET)デバイスを提案し,このような「FinMET」を形成する第一歩を実証した。
このフィン技術の新たな応用は、Si(110)に対するSi(111)の異方性エッチングに乗じて、平行側壁面にエピタキシャル超伝導体接触を有する原子状平面高アスペクト比Siトンネルバリアを定義する。
このプロセスは格子整合超伝導体上の低損失絶縁バリアの成長に伴う問題を回避する。
By implementing low-loss, intrinsic float-zone Si as the barrier material rather than commonly used, potentially lossy AlOx, the FinMET is expected to overcome problems with standard transmons by (1) reducing dielectric losses, (2) minimizing the formation of two-level system spectral features, (3) exhibiting greater control over barrier thickness and qubit frequency spread, especially when combined with commercial fin fabrication and atomic-layer digital etching; (4) potentially reducing the footprint by several orders of magnitude; and (5) allowing scalable fabrication.
ここでは、このような装置を作る第一歩として、Si(110)基板上のSiフィンコンデンサをシャドウ蒸着Al電極で作製する。
これらのフィンコンデンサは、その後ラム素子共振器回路に製造され、低温マイクロ波測定を用いてプローブされる。
トンネル構造へのシリコン接合のさらなる薄化により、既存のシリコン技術に基づくFinMETデバイスのスケーラブルな製造が可能となり、同時にトンネル障壁に対する非晶質誘電体損失を回避することができる。
関連論文リスト
- A silicon-based ion trap chip protected from semiconductor charging [11.958562004421461]
露光したシリコン表面を金でコーティングしたシリコンベースのチップを開発した。
この改質は、このような金属遮蔽のないチップと比較してイオン運動を著しく安定化させた。
論文 参考訳（メタデータ） (2024-11-21T09:11:23Z) - Fabrication and characterization of low-loss Al/Si/Al parallel plate capacitors for superconducting quantum information applications [0.0]
アルミニウムで接触した結晶状シリコンフィンからなるパラレルプレートコンデンサは、超伝導回路での使用に有望な技術であることが示されている。
単結晶Siコンデンサは、リソグラフィーパターンのアルミニウムインダクタと、従来の$Al/AlO_x/Al$ジョセフソン接合部とで、積層素子共振器とトランモンに組み込まれている。
論文 参考訳（メタデータ） (2024-08-02T16:24:22Z) - Site-Controlled Purcell-Induced Bright Single Photon Emitters in Hexagonal Boron Nitride [62.170141783047974]
六方晶窒化ホウ素(hBN)でホストされる単一光子エミッタは、室温で動作する量子フォトニクス技術にとって必須の構成要素である。
我々はPurcellにより誘導されるサイト制御SPEのためのプラズモンナノ共振器の大規模アレイを実験的に実証した。
我々の結果は、明るく、均一に統合された量子光源の配列を提供し、堅牢でスケーラブルな量子情報システムへの道を開いた。
論文 参考訳（メタデータ） (2024-05-03T23:02:30Z) - Acceptor-induced bulk dielectric loss in superconducting circuits on
silicon [0.0]
シリコン中のホウ素アクセプターは超伝導回路のための強結合TLS浴であることを示す。
ホウ素のスピン軌道構造により, 磁場中での誘電損失を低減できることを示す。
この研究は超伝導回路のためのTLS浴に関する最初の詳細な顕微鏡的記述を提供する。
論文 参考訳（メタデータ） (2024-02-27T02:41:40Z) - Argon milling induced decoherence mechanisms in superconducting quantum
circuits [0.0]
我々は、ニオブとアルミニウム超伝導共振器をクビットの表面制限挙動のプロキシとして用いて、コヒーレンス限界の可能性のあるアルゴンミリングの過程について検討した。
ニオブマイクロ波共振器は表面アルゴンミリング後の品質係数が大幅に低下するのに対して,アルミニウム共振器は同じ工程に耐性があることがわかった。
論文 参考訳（メタデータ） (2023-02-07T15:06:38Z) - Photophysics of Intrinsic Single-Photon Emitters in Silicon Nitride at
Low Temperatures [97.5153823429076]
窒化ケイ素中の固有の単一光子発光体を製造するためのロバストなプロセスが最近確立されている。
これらのエミッタは、室温操作と、技術的に成熟した窒化ケイ素フォトニクスプラットフォームとのモノリシックな統合による量子応用の可能性を示している。
論文 参考訳（メタデータ） (2023-01-25T19:53:56Z) - TOF-SIMS Analysis of Decoherence Sources in Nb Superconducting
Resonators [48.7576911714538]
超伝導量子ビットは、潜在的に基盤となるプラットフォーム技術として出現している。
材料品質と界面構造は、デバイスの性能を抑え続けている。
薄膜および隣接領域の2レベル系欠陥はノイズを導入し、電磁エネルギーを散逸させる。
論文 参考訳（メタデータ） (2021-08-30T22:22:47Z) - Measurement of the Low-temperature Loss Tangent of High-resistivity
Silicon with a High Q-factor Superconducting Resonator [58.720142291102135]
温度70mKから1Kの範囲で高比抵抗(100)シリコンウェハの直接損失タンジェント測定を行った。
この測定は, 高温超伝導ニオブ共振器を利用した技術を用いて行った。
論文 参考訳（メタデータ） (2021-08-19T20:13:07Z) - In-situ bandaged Josephson junctions for superconducting quantum
processors [101.18253437732933]
シャドウ蒸発は、超伝導量子ビット(ジョセフソン接合)の鍵要素をマイクロファブリケートするために一般的に用いられる。
ここでは, サブミクロサイズのジョセフソン接合部と包帯層を単一リソグラフィー工程で作製できる改良されたシャドウ蒸発法を提案する。
論文 参考訳（メタデータ） (2021-01-05T11:08:09Z) - Quantum Sensors for Microscopic Tunneling Systems [58.720142291102135]
トンネル2層系(TLS)は超伝導量子ビットなどのマイクロファブリック量子デバイスにおいて重要である。
本稿では,薄膜として堆積した任意の材料に個々のTLSを特徴付ける手法を提案する。
提案手法は, トンネル欠陥の構造を解明するために, 量子材料分光の道を開く。
論文 参考訳（メタデータ） (2020-11-29T09:57:50Z) - Analytical modeling of participation reduction in superconducting
coplanar resonator and qubit designs through substrate trenching [0.0]
コプラナー導波路と量子ビットの誘電損失低減戦略
コンフォーマルマッピング技術は、基板トレンチを使わずに変換されたCPWとキュービットのジオメトリを生成する。
論文 参考訳（メタデータ） (2020-01-30T16:57:44Z)
関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。
指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。