Fugu-MT 論文翻訳(概要): A Memristive Based Design of a Core Digital Circuit for Elliptic Curve Cryptography

論文の概要: A Memristive Based Design of a Core Digital Circuit for Elliptic Curve Cryptography

arxiv url: http://arxiv.org/abs/2203.14358v2
Date: Fri, 04 Apr 2025 15:33:24 GMT
ステータス: 翻訳完了
システム内更新日: 2025-04-08 14:05:23.884578
Title: A Memristive Based Design of a Core Digital Circuit for Elliptic Curve Cryptography
Title（参考訳）: 楕円曲線暗号用コアディジタル回路の一設計法
Authors: Khalid Alammari, Majid Ahmadi, Arash Ahmadi,
Abstract要約: メムリスタデバイスとCMOSトランジスタは、XAXモジュール用のハイブリッドCMOS-メムリスタ回路を形成するために協力している。提案手法は Pt/TaOx/Ta memristor デバイスを用いて実装し,Cadence Virtuoso でシミュレートした。
参考スコア（独自算出の注目度）: 0.5266869303483376
License:
Abstract: The new emerging non-volatile memory (NVM) devices known as memristors could be the promising candidate for future digital architecture, owing to their nanoscale size and its ability to integrate with the exciting CMOS technology. In this paper, a combination of memristor devices and CMOS transistors are working together to form a hybrid CMOS-memristor circuit for XAX- Module, a core element for the finite field multiplier. The proposed design was implemented using Pt /TaOx/Ta memristor device and simulated in Cadence Virtuoso. The simulation results demonstrate the design functionality. The proposed module appears to be efficient in terms of layout area, delay and power consumption since the design utilizes the hybrid CMOS/memristor gates.
Abstract（参考訳）: Memristorsとして知られる新しい非揮発性メモリ(NVM)デバイスは、ナノスケールのサイズとエキサイティングなCMOS技術を統合する能力のため、将来のデジタルアーキテクチャの候補になる可能性がある。本稿では,メムリスタ素子とCMOSトランジスタを組み合わせることで,有限体乗算器のコア素子であるXAXモジュールのためのハイブリッドCMOS-メムリスタ回路を構築している。提案手法は Pt/TaOx/Ta memristor デバイスを用いて実装し,Cadence Virtuoso でシミュレートした。シミュレーション結果は,設計機能を示す。提案モジュールはCMOS/memristorのハイブリッドゲートを利用するため,レイアウト領域,遅延,消費電力の面で効率がよいと考えられる。

関連論文リスト

TEXEL: A neuromorphic processor with on-chip learning for beyond-CMOS device integration [2.2998185860354057]
TEXELは、オンチップ学習回路と新しい2端子および3端子デバイスの統合を探求するために設計された混合信号ニューロモルフィックアーキテクチャである。本稿では,総合的なチップ計測とシミュレーションによるデバイス統合のためのTEXELの準備について述べる。
論文参考訳（メタデータ） (2024-10-21T10:30:24Z)
LaMAGIC: Language-Model-based Topology Generation for Analog Integrated Circuits [17.002169206594793]
先駆的な言語モデルに基づくトポロジ生成モデルであるLaMAGICを紹介する。 LaMAGICは、カスタム仕様から最適化された回路設計を単一のパスで効率的に生成できる。 LaMAGICは0.01の厳格な許容条件で最大96%の成功率を達成した。
論文参考訳（メタデータ） (2024-07-19T22:51:41Z)
Efficient and accurate neural field reconstruction using resistive memory [52.68088466453264]
デジタルコンピュータにおける従来の信号再構成手法は、ソフトウェアとハードウェアの両方の課題に直面している。本稿では,スパース入力からの信号再構成のためのソフトウェア・ハードウェア協調最適化を用いた体系的アプローチを提案する。この研究は、AI駆動の信号復元技術を進歩させ、将来の効率的で堅牢な医療AIと3Dビジョンアプリケーションへの道を開く。
論文参考訳（メタデータ） (2024-04-15T09:33:09Z)
LLM4EDA: Emerging Progress in Large Language Models for Electronic Design Automation [74.7163199054881]
大規模言語モデル(LLM)は、文脈理解、論理推論、回答生成においてその能力を実証している。本稿では,EDA分野におけるLLMの応用に関する系統的研究を行う。論理合成,物理設計,マルチモーダル特徴抽出,回路のアライメントにLLMを適用することに焦点を当て,今後の研究の方向性を強調した。
論文参考訳（メタデータ） (2023-12-28T15:09:14Z)
CMOS-based Single-Cycle In-Memory XOR/XNOR [0.0]
シングルサイクルインメモリXOR/XNOR演算のためのCMOSベースのハードウェアトポロジを提案する。私たちの設計では、既存のCMOS互換ソリューションと比較して、レイテンシが少なくとも2倍改善されています。この全CMOS設計は、大規模技術ノードにおけるCiM XOR/XNORの実践的実装の道を開くものである。
論文参考訳（メタデータ） (2023-10-26T21:43:01Z)
CktGNN: Circuit Graph Neural Network for Electronic Design Automation [67.29634073660239]
本稿では,回路トポロジ生成とデバイスサイズを同時に行う回路グラフニューラルネットワーク(CktGNN)を提案する。オープンサーキットベンチマーク(OCB: Open Circuit Benchmark)は、オープンソースのデータセットで、10ドル(約10万円)の異なるオペレーショナルアンプを含む。我々の研究は、アナログ回路のための学習ベースのオープンソース設計自動化への道を開いた。
論文参考訳（メタデータ） (2023-08-31T02:20:25Z)
An Investigation into Neuromorphic ICs using Memristor-CMOS Hybrid Circuits [0.0]
CMOS-Memristorベースのニューラルネットワークアクセラレータは、ニューラルネットワークを高速化する方法を提供する。様々なメムリスタプログラミング回路と基本的なニューロモルフィック回路がシミュレーションされている。プロジェクトの次のフェーズは、ニューラルネットワークの設計に使用できる基本的なビルディングブロックの設計に関するものです。
論文参考訳（メタデータ） (2022-08-19T18:04:03Z)
A new concept for design of photonic integrated circuits with the ultimate density and low loss [62.997667081978825]
そこで本研究では,PIC設計のための新たな概念として,究極のダウンスケーリング能力,幾何学的損失の欠如,高忠実度スループットを提案する。これは導波路アレイを通して光子の周期的連続時間量子ウォークによって達成される。本稿では,情報・センシングシステムの基本構成要素の設計を再考することにより,新しい概念の可能性を示す。
論文参考訳（メタデータ） (2021-08-02T14:23:18Z)
A Generalized Strong-Inversion CMOS Circuitry for Neuromorphic Applications [0.0]
生物学的モデルをアナログ電子回路に体系的に翻訳することは、ニューロモルフィック分野において常に課題であった。本稿では、CMOS回路を用いて生体モデルを便利に実装できる一般化回路設計プラットフォームを提案する。提案手法の有効性は, 市販のAMS 0.35Um技術を用いて, 現実的なプロセスパラメータを用いて, 名目シミュレーションにより検証した。
論文参考訳（メタデータ） (2020-07-28T01:47:39Z)
One-step regression and classification with crosspoint resistive memory arrays [62.997667081978825]
高速で低エネルギーのコンピュータは、エッジでリアルタイム人工知能を実現するために要求されている。ワンステップ学習は、ボストンの住宅のコスト予測と、MNIST桁認識のための2層ニューラルネットワークのトレーニングによって支援される。結果は、クロスポイントアレイ内の物理計算、並列計算、アナログ計算のおかげで、1つの計算ステップで得られる。
論文参考訳（メタデータ） (2020-05-05T08:00:07Z)
Hardware-Encoding Grid States in a Non-Reciprocal Superconducting Circuit [62.997667081978825]
本稿では、非相互デバイスと、基底空間が2倍縮退し、基底状態がGottesman-Kitaev-Preskill(GKP)符号の近似符号であるジョセフソン接合からなる回路設計について述べる。この回路は、電荷やフラックスノイズなどの超伝導回路の一般的なノイズチャネルに対して自然に保護されており、受動的量子誤差補正に使用できることを示唆している。
論文参考訳（メタデータ） (2020-02-18T16:45:09Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。