論文の概要: CMOS-based area-and-power-efficient neuron and synapse circuits for time-domain analog spiking neural networks

• arxiv url: http://arxiv.org/abs/2208.11881v1
• Date: Thu, 25 Aug 2022 05:55:18 GMT
• ステータス: 処理完了
• システム内更新日: 2022-08-26 13:12:23.836115
• Title: CMOS-based area-and-power-efficient neuron and synapse circuits for time-domain analog spiking neural networks
• Title（参考訳）: CMOSを用いた時間領域アナログスパイクニューラルネットワークのための領域と電力効率のよいニューロンとシナプス回路
• Authors: Xiangyu Chen, Takeaki Yajima, Hisashi Inoue, Isao H. Inoue, Zolboo Byambadorj and Tetsuya Iizuka
• Abstract要約: 本稿では,時間領域信号の生成と送信のためのニューラルネットワーク構造を提案する。 提案したニューラルネットワーク構造は、トランジスタ三極体領域の漏れ電流によって駆動される。 この構造は、時間領域信号による内部通信により、より大きなノイズ免疫を提供する。
• 参考スコア（独自算出の注目度）: 3.8404992534173874
• License: http://creativecommons.org/licenses/by/4.0/
• Abstract: Conventional neural structures tend to communicate through analog quantities such as currents or voltages, however, as CMOS devices shrink and supply voltages decrease, the dynamic range of voltage/current-domain analog circuits becomes narrower, the available margin becomes smaller, and noise immunity decreases. More than that, the use of operational amplifiers (op-amps) and clocked or asynchronous comparators in conventional designs leads to high energy consumption and large chip area, which would be detrimental to building spiking neural networks. In view of this, we propose a neural structure for generating and transmitting time-domain signals, including a neuron module, a synapse module, and two weight modules. The proposed neural structure is driven by leakage currents in the transistor triode region and does not use op-amps and comparators, thus providing higher energy and area efficiency compared to conventional designs. In addition, the structure provides greater noise immunity due to internal communication via time-domain signals, which simplifies the wiring between the modules. The proposed neural structure is fabricated using TSMC 65 nm CMOS technology. The proposed neuron and synapse occupy an area of 127 um2 and 231 um2, respectively, while achieving millisecond time constants. Actual chip measurements show that the proposed structure successfully implements the temporal signal communication function with millisecond time constants, which is a critical step toward hardware reservoir computing for human-computer interaction.
• Abstract（参考訳）: 従来の神経構造は電流や電圧などのアナログ量を介して通信する傾向があるが、cmosデバイスが縮小して供給電圧が減少するにつれて、電圧/電流領域のアナログ回路のダイナミックレンジが狭くなり、利用可能なマージンが小さくなり、ノイズ免疫が減少する。 さらに、従来の設計でオペアンプ(オプトアンプ)とクロックまたは非同期コンパレータを使用すると、高エネルギー消費とチップ面積が増加し、スパイクニューラルネットワークの構築に支障が生じる。 そこで本研究では,ニューロンモジュール,シナプスモジュール,および2つの重みモジュールを含む時間領域信号の生成と送信を行うニューラルネットワーク構造を提案する。 提案する神経構造はトランジスタトリオード領域のリーク電流によって駆動され、オペアンプやコンパレータは使用せず、従来の設計よりも高いエネルギーと面積効率を提供する。 さらに、この構造は時間領域信号による内部通信によるノイズの免れを増大させ、モジュール間の配線を単純化する。 提案する神経構造はtsmc 65 nm cmos技術を用いて作製された。 提案されたニューロンとシナプスはそれぞれ127 um2と231 um2の領域を占有し、ミリ秒の時間定数を得る。 実測値から,提案手法は時間定数がミリ秒である時間信号通信機能の実現に成功し,人-コンピュータインタラクションのためのハードウェア貯水池コンピューティングへの重要な一歩であることが示された。

関連論文リスト

• Neuromorphic Wireless Split Computing with Multi-Level Spikes [69.73249913506042]
  ニューロモルフィックコンピューティングでは、スパイクニューラルネットワーク(SNN)が推論タスクを実行し、シーケンシャルデータを含むワークロードの大幅な効率向上を提供する。 ハードウェアとソフトウェアの最近の進歩は、スパイクニューロン間で交換された各スパイクに数ビットのペイロードを埋め込むことにより、推論精度をさらに高めることを示した。 本稿では,マルチレベルSNNを用いた無線ニューロモルフィック分割計算アーキテクチャについて検討する。
  論文  参考訳（メタデータ） (2024-11-07T14:08:35Z)
• Hardware-Friendly Implementation of Physical Reservoir Computing with CMOS-based Time-domain Analog Spiking Neurons [0.26963330643873434]
  本稿では, 相補的金属酸化物半導体(CMOS)プラットフォーム上でのハードウェアフレンドリーな物理貯水池計算のためのスパイクニューラルネットワーク(SNN)を提案する。 短期記憶と排他的ORタスクによるRCと、97.7%の精度で音声桁認識タスクを実演する。
  論文  参考訳（メタデータ） (2024-09-18T00:23:00Z)
• Resistive Memory-based Neural Differential Equation Solver for Score-based Diffusion Model [55.116403765330084]
  スコアベースの拡散のような現在のAIGC法は、迅速性と効率性の点で依然として不足している。 スコアベース拡散のための時間連続型およびアナログ型インメモリ型ニューラル微分方程式解法を提案する。 我々は180nmの抵抗型メモリインメモリ・コンピューティング・マクロを用いて,我々の解を実験的に検証した。
  論文  参考訳（メタデータ） (2024-04-08T16:34:35Z)
• Neuromorphic Split Computing with Wake-Up Radios: Architecture and Design via Digital Twinning [97.99077847606624]
  本研究は,遠隔・無線接続型NPUからなる分割計算機システムに,覚醒無線機構を組み込んだ新しいアーキテクチャを提案する。 覚醒無線に基づくニューロモルフィックスプリットコンピューティングシステムの設計における重要な課題は、検知、覚醒信号検出、意思決定のためのしきい値の選択である。
  論文  参考訳（メタデータ） (2024-04-02T10:19:04Z)
• DYNAP-SE2: a scalable multi-core dynamic neuromorphic asynchronous spiking neural network processor [2.9175555050594975]
  我々は、リアルタイムイベントベーススパイキングニューラルネットワーク(SNN)をプロトタイピングするための、脳にインスパイアされたプラットフォームを提案する。 提案システムは, 短期可塑性, NMDA ゲーティング, AMPA拡散, ホメオスタシス, スパイク周波数適応, コンダクタンス系デンドライトコンパートメント, スパイク伝達遅延などの動的および現実的なニューラル処理現象の直接エミュレーションを支援する。 異なる生物学的に可塑性のニューラルネットワークをエミュレートする柔軟性と、個体群と単一ニューロンの信号の両方をリアルタイムで監視する能力により、基礎研究とエッジコンピューティングの両方への応用のための複雑なニューラルネットワークモデルの開発と検証が可能になる。
  論文  参考訳（メタデータ） (2023-10-01T03:48:16Z)
• Neuromorphic analog circuits for robust on-chip always-on learning in spiking neural networks [1.9809266426888898]
  混合信号ニューロモルフィックシステムは、極端コンピューティングタスクを解決するための有望なソリューションである。 彼らのスパイクニューラルネットワーク回路は、連続的にセンサーデータをオンラインに処理するために最適化されている。 我々は,短期的アナログ力学と長期的三状態離散化機構を備えたオンチップ学習回路を設計する。
  論文  参考訳（メタデータ） (2023-07-12T11:14:25Z)
• ETLP: Event-based Three-factor Local Plasticity for online learning with neuromorphic hardware [105.54048699217668]
  イベントベース3要素局所塑性(ETLP)の計算複雑性に明らかな優位性を有する精度の競争性能を示す。 また, 局所的可塑性を用いた場合, スパイキングニューロンの閾値適応, 繰り返しトポロジーは, 時間的構造が豊富な時間的パターンを学習するために必要であることを示した。
  論文  参考訳（メタデータ） (2023-01-19T19:45:42Z)
• Extensible circuit-QED architecture via amplitude- and frequency-variable microwaves [52.77024349608834]
  固定周波数キュービットとマイクロ波駆動カプラを組み合わせた回路QEDアーキテクチャを提案する。 ドライブパラメータは、選択的な2ビット結合とコヒーレントエラー抑制を可能にする調整可能なノブとして現れる。
  論文  参考訳（メタデータ） (2022-04-17T22:49:56Z)
• Energy-Efficient High-Accuracy Spiking Neural Network Inference Using Time-Domain Neurons [0.18352113484137625]
  本稿では低出力高線形時間領域I&Fニューロン回路を提案する。 提案されたニューロンは、MNIST推論において4.3倍のエラー率をもたらす。 提案したニューロン回路で消費される電力は1ニューロンあたり0.230uWとシミュレートされ、これは既存の電圧領域ニューロンよりも桁違いに低い。
  論文  参考訳（メタデータ） (2022-02-04T08:24:03Z)
• Training End-to-End Analog Neural Networks with Equilibrium Propagation [64.0476282000118]
  本稿では,勾配降下による終端から終端までのアナログニューラルネットワークの学習法を提案する。 数学的には、アナログニューラルネットワークのクラス(非線形抵抗性ネットワークと呼ばれる)がエネルギーベースモデルであることが示される。 我々の研究は、オンチップ学習をサポートする、超高速でコンパクトで低消費電力のニューラルネットワークの新世代の開発を導くことができる。
  論文  参考訳（メタデータ） (2020-06-02T23:38:35Z)
• Accelerated Analog Neuromorphic Computing [0.0]
  本稿では,BrainScales (BSS) を加速したアナログニューロモルフィックコンピューティングアーキテクチャの背景にある概念について述べる。 第2世代のBrainScales-2(BSS-2)と、その最新のシリコン内実現であるHICANN-Xアプリケーション固有集積回路(ASIC)について述べる。 提示されたアーキテクチャは、ニューロンとシナプスの連続的、アナログ的、物理モデルの実装に基づいている。
  論文  参考訳（メタデータ） (2020-03-26T16:00:55Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。