論文の概要: Software Compartmentalization Trade-Offs with Hardware Capabilities
- arxiv url: http://arxiv.org/abs/2309.11332v2
- Date: Thu, 21 Sep 2023 08:14:29 GMT
- ステータス: 処理完了
- システム内更新日: 2024-03-19 04:10:47.740375
- Title: Software Compartmentalization Trade-Offs with Hardware Capabilities
- Title（参考訳）: ソフトウェア比較化のトレードオフとハードウェア機能
- Authors: John Alistair Kressel, Hugo Lefeuvre, Pierre Olivier,
- Abstract要約: 比較化(Compartmentalization)とは、アプリケーションが独立した通信コンポーネントに分割された、防御的なソフトウェア設計の一種である。
近年、低いエンジニアリング努力と性能への影響の低減を約束するコンパートナライズ手法が提案されている。
ARM Morello は ARM プロセッサと Capability Hardware Enhanced RISC Instructions (CHERI) の実装を組み合わせて、効率的でセキュアなコンパートナライゼーションを提供する。
- 参考スコア（独自算出の注目度）: 1.6021686375040785
- License: http://creativecommons.org/licenses/by/4.0/
- Abstract: Compartmentalization is a form of defensive software design in which an application is broken down into isolated but communicating components. Retrofitting compartmentalization into existing applications is often thought to be expensive from the engineering effort and performance overhead points of view. Still, recent years have seen proposals of compartmentalization methods with promises of low engineering efforts and reduced performance impact. ARM Morello combines a modern ARM processor with an implementation of Capability Hardware Enhanced RISC Instructions (CHERI) aiming to provide efficient and secure compartmentalization. Past works exploring CHERI-based compartmentalization were restricted to emulated/FPGA prototypes. In this paper, we explore possible compartmentalization schemes with CHERI on the Morello chip. We propose two approaches representing different trade-offs in terms of engineering effort, security, scalability, and performance impact. We describe and implement these approaches on a prototype OS running bare metal on the Morello chip, compartmentalize two popular applications, and investigate the performance overheads. Furthermore, we show that compartmentalization can be achieved with an engineering cost that can be quite low if one is willing to trade off on scalability and security, and that performance overheads are similar to other intra-address space isolation mechanisms.
- Abstract（参考訳）: 比較化(Compartmentalization)とは、アプリケーションが独立した通信コンポーネントに分割された、防御的なソフトウェア設計の一種である。
既存のアプリケーションに区画化を組み込むのは、エンジニアリングの取り組みとパフォーマンスのオーバーヘッドの観点から、コストがかかると考えられます。
しかし、近年では、低いエンジニアリング努力と性能への影響の低減を約束する分断化手法が提案されている。
ARM Morello は ARM プロセッサと Capability Hardware Enhanced RISC Instructions (CHERI) の実装を組み合わせて、効率的でセキュアなコンパートナライゼーションを提供する。
CHERIベースのコンパートメンタリゼーションを探求する過去の研究は、エミュレート/FPGAのプロトタイプに限られていた。
本稿では,モレロチップ上でのCHERIを用いたコンパートナライズ方式について検討する。
エンジニアリングの取り組み、セキュリティ、スケーラビリティ、パフォーマンスへの影響の観点から、異なるトレードオフを表す2つのアプローチを提案する。
そこで本研究では,Morelloチップ上でベアメタルを動作させるプロトタイプOS上で,これらのアプローチを記述し,実装し,性能上のオーバーヘッドについて検討する。
さらに,スケーラビリティとセキュリティを両立させたい場合のエンジニアリングコストが極めて低く,他のアドレス内空間分離機構と性能上のオーバーヘッドが類似していることを示す。
関連論文リスト
- Read-ME: Refactorizing LLMs as Router-Decoupled Mixture of Experts with System Co-Design [59.00758127310582]
本稿では、事前学習された高密度LCMをより小さなMoEモデルに変換する新しいフレームワークRead-MEを提案する。
当社のアプローチでは,専門家の抽出にアクティベーション空間を用いる。
Read-MEは、同様のスケールの他の人気のあるオープンソース高密度モデルよりも優れています。
論文 参考訳（メタデータ） (2024-10-24T19:48:51Z) - Co-design of a novel CMOS highly parallel, low-power, multi-chip neural network accelerator [0.0]
我々は,並列処理(>10X)を大幅に高速化し,消費電力を大幅に削減する新しい低消費電力ASICAIプロセッサであるNV-1を提案する。
結果のデバイスは、現在、フィールド化されたエッジセンサーアプリケーションで使用されている。
論文 参考訳（メタデータ） (2024-09-28T15:47:16Z) - Cross-Modality Program Representation Learning for Electronic Design Automation with High-Level Synthesis [45.471039079664656]
ドメイン固有アクセラレータ(DSA)は、ディープラーニングや自律運転などのアプリケーションで人気を集めている。
本稿では,ソースコードシーケンスのモダリティとグラフのモダリティを深く,きめ細かな方法で相互作用できるモデルであるProgSGを提案する。
ProgSGは、設計性能予測のRMSEを最大22%の価格で削減し、設計を平均1.10Times$で識別する。
論文 参考訳（メタデータ） (2024-06-13T22:34:58Z) - Enhancing Physical Layer Communication Security through Generative AI with Mixture of Experts [80.0638227807621]
生成人工知能(GAI)モデルは、従来のAI手法よりも優れていることを示した。
ゲート機構による予測に複数の専門家モデルを使用するMoEは、可能なソリューションを提案する。
論文 参考訳（メタデータ） (2024-05-07T11:13:17Z) - DASICS: Enhancing Memory Protection with Dynamic Compartmentalization [7.802648283305372]
本稿では,DASICS (Dynamic in-Address-Space isolation by Code Segments) のセキュアプロセッサ設計について述べる。
複数の特権レベルにわたる動的で柔軟なセキュリティ保護、データフロー保護、制御フロー保護、セキュアなシステムコールを提供する。
我々は,DASICSをベースとしたハードウェアFPGAプロトタイプとソフトウェアQEMUシミュレータのプロトタイプを実装し,適応性のためのシステムソフトウェアを改良した。
論文 参考訳（メタデータ） (2023-10-10T09:05:29Z) - FusionAI: Decentralized Training and Deploying LLMs with Massive
Consumer-Level GPUs [57.12856172329322]
我々は、巨大な未使用のコンシューマレベルのGPUをアンロックする分散システムを構想する。
このシステムは、CPUとGPUメモリの制限、ネットワーク帯域幅の低さ、ピアとデバイスの多様性など、重要な課題に直面している。
論文 参考訳（メタデータ） (2023-09-03T13:27:56Z) - REED: Chiplet-Based Accelerator for Fully Homomorphic Encryption [4.713756093611972]
本稿では,従来のモノリシック設計の限界を克服する,マルチチップベースのFHEアクセラレータREEDについて紹介する。
その結果、REED 2.5Dマイクロプロセッサはチップ面積96.7 mm$2$、平均電力49.4Wを7nm技術で消費していることがわかった。
論文 参考訳（メタデータ） (2023-08-05T14:04:39Z) - REX: Rapid Exploration and eXploitation for AI Agents [103.68453326880456]
本稿では、REXと呼ばれるAIエージェントのための高速探索およびeXploitationのための改良されたアプローチを提案する。
REXは追加の報酬層を導入し、アッパー信頼境界(UCB)スコアに似た概念を統合し、より堅牢で効率的なAIエージェントのパフォーマンスをもたらす。
論文 参考訳（メタデータ） (2023-07-18T04:26:33Z) - Citadel: Real-World Hardware-Software Contracts for Secure Enclaves Through Microarchitectural Isolation and Controlled Speculation [8.414722884952525]
セキュアなエンクレーブのようなハードウェアアイソレーションプリミティブは、プログラムを保護することを目的としているが、一時的な実行攻撃には弱いままである。
本稿では,マイクロアーキテクチャの分離プリミティブと制御された投機機構をプロセッサに組み込むことを提唱する。
命令外プロセッサにおいて、エンクレーブと信頼できないOS間でメモリを安全に共有する2つのメカニズムを導入する。
論文 参考訳（メタデータ） (2023-06-26T17:51:23Z) - PolyMPCNet: Towards ReLU-free Neural Architecture Search in Two-party
Computation Based Private Inference [23.795457990555878]
プライバシー保護型ディープラーニング(DL)計算を可能にするために,セキュアなマルチパーティ計算(MPC)が議論されている。
MPCは計算オーバーヘッドが非常に高く、大規模システムではその人気を阻害する可能性がある。
本研究では,MPC比較プロトコルとハードウェアアクセラレーションの協調オーバーヘッド削減のための,PolyMPCNetという体系的なフレームワークを開発する。
論文 参考訳（メタデータ） (2022-09-20T02:47:37Z) - Multi-Point Integrated Sensing and Communication: Fusion Model and
Functionality Selection [99.67715229413986]
本稿では,複数のISACデバイスからの出力を融合させて高感度化を実現する多点ISAC(MPISAC)システムを提案する。
我々は,仮説テストと最適投票分析により,融合精度を予測する融合モデルを採用する。
論文 参考訳（メタデータ） (2022-08-16T08:09:54Z)
関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。
指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。