論文の概要: Sets are all you need: Ultrafast jet classification on FPGAs for HL-LHC
- arxiv url: http://arxiv.org/abs/2402.01876v1
- Date: Fri, 2 Feb 2024 20:02:12 GMT
- ステータス: 処理完了
- システム内更新日: 2024-02-06 23:39:04.663372
- Title: Sets are all you need: Ultrafast jet classification on FPGAs for HL-LHC
- Title(参考訳): HL-LHCのためのFPGA上の超高速ジェット分類
- Authors: Patrick Odagiu, Zhiqiang Que, Javier Duarte, Johannes Haller, Gregor
Kasieczka, Artur Lobanov, Vladimir Loncar, Wayne Luk, Jennifer Ngadiuba,
Maurizio Pierini, Philipp Rincke, Arpita Seksaria, Sioni Summers, Andre
Sznajder, Alexander Tapper, Thea K. Aarrestad
- Abstract要約: 本研究では,フィールドプログラム可能なゲートアレイ上で高精度なジェットフレーバー分類を行うための機械学習に基づくアルゴリズムについて検討する。
深層集合や相互作用ネットワークのような複雑なアーキテクチャのO(100) ns推論は、計算資源のコストが低い場合に実現可能であることを示す。
- 参考スコア(独自算出の注目度): 34.476753782759715
- License: http://creativecommons.org/licenses/by/4.0/
- Abstract: We study various machine learning based algorithms for performing accurate
jet flavor classification on field-programmable gate arrays and demonstrate how
latency and resource consumption scale with the input size and choice of
algorithm. These architectures provide an initial design for models that could
be used for tagging at the CERN LHC during its high-luminosity phase. The
high-luminosity upgrade will lead to a five-fold increase in its instantaneous
luminosity for proton-proton collisions and, in turn, higher data volume and
complexity, such as the availability of jet constituents. Through
quantization-aware training and efficient hardware implementations, we show
that O(100) ns inference of complex architectures such as deep sets and
interaction networks is feasible at a low computational resource cost.
- Abstract(参考訳): フィールドプログラム可能なゲートアレイを用いて高精度なジェットフレーバー分類を行うための機械学習に基づく各種アルゴリズムについて検討し,入力サイズとアルゴリズムの選択によるレイテンシと資源消費のスケールの検証を行った。
これらのアーキテクチャは、CERN LHCの高輝度フェーズにおけるタグ付けに使用できるモデルの初期設計を提供する。
高輝度のアップグレードは、陽子-陽子衝突の瞬間的な光度を5倍に増やし、ジェット構成要素の可用性など、より高いデータ量と複雑さをもたらす。
量子化アウェアトレーニングと効率的なハードウェア実装を通じて、深層集合や相互作用ネットワークのような複雑なアーキテクチャのo(100)ns推論が計算資源コストの低さで実現可能であることを示す。
関連論文リスト
- Exploiting FPGA Capabilities for Accelerated Biomedical Computing [0.0]
本研究では、フィールドプログラマブルゲートアレイ(FPGA)を用いたECG信号解析のための高度なニューラルネットワークアーキテクチャを提案する。
我々は、トレーニングと検証にMIT-BIH Arrhythmia Databaseを使用し、堅牢性を改善するためにガウスノイズを導入した。
この研究は最終的に、様々なアプリケーションのためのFPGA上でのニューラルネットワーク性能を最適化するためのガイドを提供する。
論文 参考訳(メタデータ) (2023-07-16T01:20:17Z) - Reconfigurable Distributed FPGA Cluster Design for Deep Learning
Accelerators [59.11160990637615]
エッジコンピューティングアプリケーション用に設計された低消費電力組み込みFPGAに基づく分散システムを提案する。
提案システムは,様々なニューラルネットワーク(NN)モデルを同時に実行し,パイプライン構造にグラフを配置し,NNグラフの最も計算集約的な層により大きなリソースを手動で割り当てる。
論文 参考訳(メタデータ) (2023-05-24T16:08:55Z) - Symbolic Regression on FPGAs for Fast Machine Learning Inference [2.0920303420933273]
高エネルギー物理コミュニティは、FPGA(Field-Programmable Gate Arrays)上に機械学習ベースのソリューションをデプロイする可能性を探っている
シンボリックレグレッション(SR)と呼ばれる機械学習技術を利用した新しいエンドツーエンドプロシージャを提案する。
提案手法は,最大で5 nsまでの実行時間を最大13倍に抑えながら,90%以上の近似精度を維持した推論モデルを用いて3層ニューラルネットワークを近似できることを示す。
論文 参考訳(メタデータ) (2023-05-06T17:04:02Z) - End-to-end codesign of Hessian-aware quantized neural networks for FPGAs
and ASICs [49.358119307844035]
我々は、共設計ニューラルネットワーク(NN)のトレーニングと実装のためのエンドツーエンドワークフローを開発する。
これにより、ハードウェアにおける効率的なNN実装が、非専門家に、単一のオープンソースワークフローでアクセスできるようになる。
大型ハドロン衝突型加速器(LHC)の40MHz衝突速度で動作しなければならないトリガー決定を含む粒子物理学アプリケーションにおけるワークフローを実演する。
シミュレーションLHC陽子-陽子衝突における高速粒子ジェット用混合精度NNを実装した。
論文 参考訳(メタデータ) (2023-04-13T18:00:01Z) - Unifying Synergies between Self-supervised Learning and Dynamic
Computation [53.66628188936682]
SSLとDCのパラダイム間の相互作用に関する新しい視点を提示する。
SSL設定において、スクラッチから高密度かつゲートされたサブネットワークを同時に学習することは可能であることを示す。
密集エンコーダとゲートエンコーダの事前学習における共進化は、良好な精度と効率のトレードオフをもたらす。
論文 参考訳(メタデータ) (2023-01-22T17:12:58Z) - FPGA-optimized Hardware acceleration for Spiking Neural Networks [69.49429223251178]
本研究は,画像認識タスクに適用したオフライントレーニングによるSNN用ハードウェアアクセラレータの開発について述べる。
この設計はXilinx Artix-7 FPGAをターゲットにしており、利用可能なハードウェアリソースの40%を合計で使用している。
分類時間を3桁に短縮し、ソフトウェアと比較すると精度にわずか4.5%の影響を与えている。
論文 参考訳(メタデータ) (2022-01-18T13:59:22Z) - Hardware-Efficient Deconvolution-Based GAN for Edge Computing [1.5229257192293197]
Generative Adversarial Networks (GAN) は、学習したデータ分布に基づいて新しいデータサンプルを生成する最先端のアルゴリズムである。
我々は、スケーラブルなストリーミングデータフローアーキテクチャを用いてFPGA上に実装された量子化デコンボリューションGAN(QDCGAN)のトレーニングのためのHW/SW共同設計手法を提案する。
リソース制約のあるプラットフォーム上での低消費電力推論のために,様々な精度,データセット,ネットワークスケーラビリティを解析した。
論文 参考訳(メタデータ) (2022-01-18T11:16:59Z) - A Graph Deep Learning Framework for High-Level Synthesis Design Space
Exploration [11.154086943903696]
High-Level Synthesisは、アプリケーション固有の高速プロトタイピングのためのソリューションである。
本稿では,加速性能とハードウェアコストを共同で予測するグラフニューラルネットワークHLSを提案する。
提案手法は,一般的なシミュレータと同等の精度で予測できることを示す。
論文 参考訳(メタデータ) (2021-11-29T18:17:45Z) - Adaptive Machine Learning for Time-Varying Systems: Low Dimensional
Latent Space Tuning [91.3755431537592]
本稿では,時間変化システムを対象とした適応機械学習手法を提案する。
我々は,エンコーダデコーダCNNのエンコーダ部出力において,非常に高次元(N>100k)の入力を低次元(N2)潜在空間にマッピングする。
そこで本手法では,割り込みを伴わないフィードバックに基づいて,内部の相関関係を学習し,その進化をリアルタイムで追跡する。
論文 参考訳(メタデータ) (2021-07-13T16:05:28Z) - GraphACT: Accelerating GCN Training on CPU-FPGA Heterogeneous Platforms [1.2183405753834562]
グラフ畳み込みネットワーク(GCN)は、グラフ上での表現学習のための最先端のディープラーニングモデルとして登場した。
実質的かつ不規則なデータ通信のため、GCNの訓練を加速することは困難である。
我々はCPU-FPGAヘテロジニアスシステム上でGCNをトレーニングするための新しいアクセラレータを設計する。
論文 参考訳(メタデータ) (2019-12-31T21:19:01Z)
関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。
指定された論文の情報です。
本サイトの運営者は本サイト(すべての情報・翻訳含む)の品質を保証せず、本サイト(すべての情報・翻訳含む)を使用して発生したあらゆる結果について一切の責任を負いません。