論文の概要: Empirical learning of dynamical decoupling on quantum processors
- arxiv url: http://arxiv.org/abs/2403.02294v2
- Date: Thu, 02 Jan 2025 20:47:48 GMT
- ステータス: 翻訳完了
- システム内更新日: 2025-01-06 15:09:33.427988
- Title: Empirical learning of dynamical decoupling on quantum processors
- Title（参考訳）: 量子プロセッサにおける動的疎結合の実証学習
- Authors: Christopher Tong, Helena Zhang, Bibek Pokharel,
- Abstract要約: 動的デカップリング(Dynamical Decoupling, DD)は、量子エラー抑制のための低オーバーヘッド法である。
学習アルゴリズムは,任意の量子回路やデバイスに対して,DD戦略を実証的に調整する方法を示す。
- 参考スコア（独自算出の注目度）: 0.24578723416255752
- License:
- Abstract: Dynamical decoupling (DD) is a low-overhead method for quantum error suppression. Despite extensive work in DD design, finding pulse sequences that optimally decouple computational qubits on noisy quantum hardware is not well understood. In this work, we describe how learning algorithms can empirically tailor DD strategies for any quantum circuit and device. We use a genetic algorithm-inspired search to optimize DD (GADD) strategies for IBM's superconducting-qubit based quantum processors. In all observed experimental settings, we find that empirically learned DD strategies significantly improve error suppression relative to canonical sequences, with relative improvement increasing with problem size and circuit sophistication. We leverage this to study mirror randomized benchmarking on 100 qubits, GHZ state preparation on 50 qubits, and the Bernstein-Vazirani algorithm on 27 qubits. We further demonstrate that our empirical learning method finds strategies, in time constant with increasing circuit width and depth, that provide stable performance over long periods of time without retraining and generalize to larger circuits when trained on small sub-circuit structures.
- Abstract（参考訳）: 動的デカップリング(Dynamical Decoupling, DD)は、量子エラー抑制のための低オーバーヘッド法である。
DD設計における広範な研究にもかかわらず、ノイズ量子ハードウェア上で計算量子ビットを最適に分離するパルス列はよく理解されていない。
本研究では,学習アルゴリズムが任意の量子回路やデバイスに対して,DD戦略を実証的に調整する方法について述べる。
我々は、IBMの超伝導量子ビットベースの量子プロセッサのDD(GADD)戦略を最適化するために、遺伝的アルゴリズムにインスパイアされた探索を用いる。
実験結果から,経験的に学習したDD戦略は正準系列に対する誤差抑制を著しく改善し,問題の大きさや回路の高度化に伴う相対的な改善が見られた。
これを利用して、100量子ビットのミラーランダム化ベンチマーク、50量子ビットのGHZ状態準備、27量子ビットのBernstein-Vaziraniアルゴリズムの研究を行う。
さらに,我々の経験的学習手法は,回路幅と深度が増大する時間に一定であり,小さなサブ回路構造でトレーニングした場合に,再学習や大規模回路への一般化を伴わずに,長期間にわたって安定した性能が得られることを示す。
関連論文リスト
- AI-Powered Algorithm-Centric Quantum Processor Topology Design [10.53761034955718]
本稿では,個々の量子回路のユニークな仕様に動的に適合する量子ビットトポロジーを提案する。
本手法は,回路を固定プロセッサトポロジにマッピングする従来の手法とは大きく異なる。
論文 参考訳（メタデータ） (2024-12-18T12:53:16Z) - Efficient Learning for Linear Properties of Bounded-Gate Quantum Circuits [63.733312560668274]
d可変RZゲートとG-dクリフォードゲートを含む量子回路を与えられた場合、学習者は純粋に古典的な推論を行い、その線形特性を効率的に予測できるだろうか?
我々は、d で線形にスケーリングするサンプルの複雑さが、小さな予測誤差を達成するのに十分であり、対応する計算の複雑さは d で指数関数的にスケールすることを証明する。
我々は,予測誤差と計算複雑性をトレードオフできるカーネルベースの学習モデルを考案し,多くの実践的な環境で指数関数からスケーリングへ移行した。
論文 参考訳（メタデータ） (2024-08-22T08:21:28Z) - Quantum Compiling with Reinforcement Learning on a Superconducting Processor [55.135709564322624]
超伝導プロセッサのための強化学習型量子コンパイラを開発した。
短絡の新規・ハードウェア対応回路の発見能力を示す。
本研究は,効率的な量子コンパイルのためのハードウェアによるソフトウェア設計を実証する。
論文 参考訳（メタデータ） (2024-06-18T01:49:48Z) - A Fast and Adaptable Algorithm for Optimal Multi-Qubit Pathfinding in Quantum Circuit Compilation [0.0]
この研究は、量子回路のコンパイルマッピング問題における臨界サブルーチンとして、マルチキュービットパスフィンディングに焦点を当てている。
本稿では,回路SWAPゲート深さに対して量子ハードウェア上で量子ビットを最適にナビゲートする二進整数線形計画法を用いてモデル化したアルゴリズムを提案する。
我々は、様々な量子ハードウェアレイアウトのアルゴリズムをベンチマークし、計算ランタイム、解SWAP深さ、累積SWAPゲート誤差率などの特性を評価した。
論文 参考訳（メタデータ） (2024-05-29T05:59:15Z) - Adaptive Circuit Learning of Born Machine: Towards Realization of
Amplitude Embedding and Data Loading [7.88657961743755]
本稿では,ACLBM(Adaptive Circuit Learning of Born Machine)という新しいアルゴリズムを提案する。
我々のアルゴリズムは、ターゲット状態に存在する複雑な絡み合いを最もよく捉える2ビットの絡み合いゲートを選択的に統合するように調整されている。
実験結果は、振幅埋め込みによる実世界のデータの符号化における我々のアプローチの習熟度を裏付けるものである。
論文 参考訳（メタデータ） (2023-11-29T16:47:31Z) - Quantum Clustering with k-Means: a Hybrid Approach [117.4705494502186]
我々は3つのハイブリッド量子k-Meansアルゴリズムを設計、実装、評価する。
我々は距離の計算を高速化するために量子現象を利用する。
我々は、我々のハイブリッド量子k-平均アルゴリズムが古典的バージョンよりも効率的であることを示す。
論文 参考訳（メタデータ） (2022-12-13T16:04:16Z) - Quantum circuit debugging and sensitivity analysis via local inversions [62.997667081978825]
本稿では,回路に最も影響を及ぼす量子回路の断面をピンポイントする手法を提案する。
我々は,IBM量子マシン上に実装されたアルゴリズム回路の例に応用して,提案手法の実用性と有効性を示す。
論文 参考訳（メタデータ） (2022-04-12T19:39:31Z) - Effects of Dynamical Decoupling and Pulse-level Optimizations on IBM
Quantum Computers [0.0]
動的デカップリング(DD)は一般にデコヒーレンスエラーを抑制するために用いられる。
ハードウェアネイティブなパルス効率ゲートを作成することで、パルスレベルの最適化を改善することができる。
本稿では,一般的なDDシーケンスをすべて実装し,IBM量子チップの性能評価を行う。
論文 参考訳（メタデータ） (2022-04-04T13:37:24Z) - Variational Quantum Optimization with Multi-Basis Encodings [62.72309460291971]
マルチバスグラフ複雑性と非線形活性化関数の2つの革新の恩恵を受ける新しい変分量子アルゴリズムを導入する。
その結果,最適化性能が向上し,有効景観が2つ向上し,測定の進歩が減少した。
論文 参考訳（メタデータ） (2021-06-24T20:16:02Z) - Qubit-efficient entanglement spectroscopy using qubit resets [0.0]
NISQデバイス上でのエンタングルメント分光のための量子ビット効率の量子アルゴリズムを開発した。
我々のアルゴリズムは、ノイズの存在下で同様の性能を保ちながら、従来のどの効率的なアルゴリズムよりも少ない量子ビットを使用する。
また、量子ビットリセット回路に適した標準回路深さの一般化として、有効回路深さの概念を導入する。
論文 参考訳（メタデータ） (2020-10-06T23:22:57Z) - Space-efficient binary optimization for variational computing [68.8204255655161]
本研究では,トラベリングセールスマン問題に必要なキュービット数を大幅に削減できることを示す。
また、量子ビット効率と回路深さ効率のモデルを円滑に補間する符号化方式を提案する。
論文 参考訳（メタデータ） (2020-09-15T18:17:27Z)
関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。
指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。