論文の概要: Compilation for Dynamically Field-Programmable Qubit Arrays with Efficient and Provably Near-Optimal Scheduling

• arxiv url: http://arxiv.org/abs/2405.15095v1
• Date: Thu, 23 May 2024 22:57:49 GMT
• ステータス: 処理完了
• システム内更新日: 2024-05-27 18:48:01.377528
• Title: Compilation for Dynamically Field-Programmable Qubit Arrays with Efficient and Provably Near-Optimal Scheduling
• Title（参考訳）: 高速で確率的に近い最適スケジューリングによる動的フィールド生成可能なクビットアレイのコンパイル
• Authors: Daniel Bochen Tan, Wan-Hsuan Lin, Jason Cong,
• Abstract要約: フィールドプログラマブル量子ビットアレイは、量子コンピューティングにおいて高い忠実度と高い並列ゲートを持つ。 本研究では,このアーキテクチャのコンパイルをスケジューリング,配置,ルーティングの3つのタスクに分割する。 グラフエッジのカラー化に基づくスケジューリングは、2キュービットゲートステージ数においてほぼ最適である。 Enolaは、30分以内で1万キュービットの回路をコンパイルできるなど、非常にスケーラブルである。
• 参考スコア（独自算出の注目度）: 5.9674479510253535
• License: http://arxiv.org/licenses/nonexclusive-distrib/1.0/
• Abstract: Dynamically field-programmable qubit arrays based on neutral atoms have high fidelity and highly parallel gates for quantum computing. However, it is challenging for compilers to fully leverage the novel flexibility offered by such hardware while respecting its various constraints. In this study, we break down the compilation for this architecture into three tasks: scheduling, placement, and routing. We formulate these three problems and present efficient solutions to them. Notably, our scheduling based on graph edge coloring is provably near-optimal in terms of two-qubit gate stage count (at most one more than the optimum), the fidelity bottleneck of this platform. As a result, our compiler, Enola, produces higher fidelity results compared to existing works, e.g., 3.7X stage reduction and 5.9X fidelity improvement on the benchmark set used by OLSQ-DPQA, the current state of the art. Additionally, Enola is highly scalable, e.g., within 30 minutes, it can compile circuits with 10,000 qubits, a scale sufficient for the current era of quantum computing. Enola is open source at https://github.com/UCLA-VAST/Enola
• Abstract（参考訳）: 中性原子に基づく動的にプログラム可能な量子ビットアレイは、量子コンピューティングにおいて高い忠実度と高い並列ゲートを有する。 しかし、コンパイラーはその様々な制約を尊重しながら、そのようなハードウェアによって提供される新しい柔軟性を完全に活用することは困難である。 本研究では,このアーキテクチャのコンパイルをスケジューリング,配置,ルーティングの3つのタスクに分割する。 これら3つの問題を定式化し、効率的な解を提示する。 特に、グラフエッジのカラー化に基づくスケジューリングは、このプラットフォームの忠実度ボトルネックである2ビットゲートステージ数(最大よりも最大で1倍)において、確実にほぼ最適である。 その結果,OLSQ-DPQA(現在の最先端技術)のベンチマークセットにおいて,既存の3.7Xステージの削減や5.9Xの忠実度向上などに比べて高い忠実度が得られることがわかった。 さらに、Enolaは30分以内に1万キュービットの回路をコンパイルできるなど、高度にスケーラブルである。 Enolaがhttps://github.com/UCLA-VAST/Enolaでオープンソース化

関連論文リスト

• Arctic: A Field Programmable Quantum Array Scheduling Technique [0.0]
  ゾーン化された中性原子アーキテクチャにおける再構成可能な結合を最適化するために設計された最初のコンパイラパスを示す。 最大カットおよび階層化クロス最小化問題として、量子ビットマッピングと運動スケジューリングにアプローチする。 Supermarq と Qasmbench から得られた様々なアルゴリズムを比較した。
  論文  参考訳（メタデータ） (2024-05-10T01:56:01Z)
• Latency-aware Unified Dynamic Networks for Efficient Image Recognition [72.8951331472913]
  LAUDNetは動的ネットワークの理論的および実用的な効率ギャップを橋渡しするフレームワークである。 3つの主要な動的パラダイム - 適応型計算、動的層スキップ、動的チャネルスキップ - を統合している。 これにより、V100,3090やTX2 GPUのようなプラットフォーム上で、ResNetのようなモデルの遅延を50%以上削減できる。
  論文  参考訳（メタデータ） (2023-08-30T10:57:41Z)
• INR-Arch: A Dataflow Architecture and Compiler for Arbitrary-Order Gradient Computations in Implicit Neural Representation Processing [66.00729477511219]
  計算グラフとして表される関数を考えると、従来のアーキテクチャはn階勾配を効率的に計算する上で困難に直面している。 InR-Archは,n階勾配の計算グラフをハードウェア最適化データフローアーキテクチャに変換するフレームワークである。 1.8-4.8x と 1.5-3.6x の高速化を CPU と GPU のベースラインと比較した結果を示す。
  論文  参考訳（メタデータ） (2023-08-11T04:24:39Z)
• SqueezeLLM: Dense-and-Sparse Quantization [80.32162537942138]
  LLMにおける生成推論の主なボトルネックは、単一のバッチ推論のための計算ではなく、メモリ帯域幅である。 学習後量子化フレームワークであるSqueezeLLMを導入し、最大3ビットの超低精度でのロスレス圧縮を実現する。 本フレームワークは,2次情報に基づく最適ビット精度割当を探索する感度ベース非一様量子化法と,2次情報に基づくDense-and-Sparse分解法と,2次情報量割当値と感度重み値を効率的にスパース形式で格納するDense-and-Sparse分解法である。
  論文  参考訳（メタデータ） (2023-06-13T08:57:54Z)
• Compiling Quantum Circuits for Dynamically Field-Programmable Neutral Atoms Array Processors [5.012570785656963]
  動的にフィールドプログラマブルな量子ビットアレイ(DPQA)が量子情報処理のための有望なプラットフォームとして登場した。 本稿では,複数の配列を含むDPQAアーキテクチャについて考察する。 DPQAをベースとしたコンパイル回路では,グリッド固定アーキテクチャに比べてスケーリングオーバヘッドが小さくなることを示す。
  論文  参考訳（メタデータ） (2023-06-06T08:13:10Z)
• Scaling Quantum Approximate Optimization on Near-term Hardware [49.94954584453379]
  我々は、様々なレベルの接続性を持つハードウェアアーキテクチャのための最適化回路により、期待されるリソース要求のスケーリングを定量化する。 問題の大きさと問題グラフの次数で指数関数的に増大する。 これらの問題は、ハードウェア接続性の向上や、より少ない回路層で高い性能を達成するQAOAの変更によって緩和される可能性がある。
  論文  参考訳（メタデータ） (2022-01-06T21:02:30Z)
• A Structured Method for Compilation of QAOA Circuits in Quantum Computing [5.560410979877026]
  2ビットゲートを並べ替える柔軟性により、コンパイラ最適化により、より深い深さ、ゲート数、忠実度で回路を生成することができる。 多次元量子アーキテクチャ上の任意のコンパイルQAOA回路に対して線形深さを保証する構造的手法を提案する。 全体として、最大1024キュービットの回路を10秒でコンパイルでき、深さ3.8倍のスピードアップ、ゲート数17%の削減、回路ESPの18倍の改善が可能である。
  論文  参考訳（メタデータ） (2021-12-12T04:00:45Z)
• Enabling Retargetable Optimizing Compilers for Quantum Accelerators via a Multi-Level Intermediate Representation [78.8942067357231]
  我々は、最適化され、再ターゲット可能で、事前コンパイルが可能なマルチレベル量子古典中間表現(IR)を提案する。 ゲートベースのOpenQASM 3言語全体をサポートし、共通量子プログラミングパターンのカスタム拡張と構文の改善を提供します。 私たちの研究は、通常のPythonのアプローチよりも1000倍高速で、スタンドアロンの量子言語コンパイラよりも5～10倍高速なコンパイル時間を実現しています。
  論文  参考訳（メタデータ） (2021-09-01T17:29:47Z)
• Reconfigurable co-processor architecture with limited numerical precision to accelerate deep convolutional neural networks [0.38848561367220275]
  畳み込みニューラルネットワーク(CNN)は、視覚システムやロボット工学などのディープラーニングアプリケーションで広く使われている。 本稿では,CNNを高速化するために,モデルに依存しない再構成可能なコプロセッシングアーキテクチャを提案する。 既存の解とは対照的に、算術表現や演算のための限定精度32bit Q-format固定点量子化を導入する。
  論文  参考訳（メタデータ） (2021-08-21T09:50:54Z)
• QGo: Scalable Quantum Circuit Optimization Using Automated Synthesis [3.284627771501259]
  NISQデバイスでは、CNOTのような2ビットゲートはシングルキュービットゲートよりもノイズが大きい。 量子回路合成は、任意のユニタリを量子ゲートの列に分解する過程である。 量子回路最適化のための階層的ブロック・バイ・ブロック最適化フレームワークQGoを提案する。
  論文  参考訳（メタデータ） (2020-12-17T18:54:38Z)
• Time-Sliced Quantum Circuit Partitioning for Modular Architectures [67.85032071273537]
  現在の量子コンピュータの設計はスケールしない。 小さなプロトタイプを超えてスケールするために、量子アーキテクチャーは、密に連結された量子ビットとクラスタ間のスパーサ接続のクラスタによるモジュラーアプローチを採用する可能性が高い。 このクラスタリングと静的に知られた量子プログラムの制御フローを利用して、量子回路を一度に一度にモジュラ物理マシンにマップするトラクタブルパーティショニングを生成する。
  論文  参考訳（メタデータ） (2020-05-25T17:58:44Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。